【導(dǎo)讀】MOS 管作為半導(dǎo)體領(lǐng)域最基礎(chǔ)的器件之一，無論是在IC 設(shè)計(jì)里，還是板級電路應(yīng)用上，都十分廣泛。目前尤其在大功率半導(dǎo)體領(lǐng)域，各種結(jié)構(gòu)的 MOS 管更是發(fā)揮著不可替代的作用。作為一個基礎(chǔ)器件，往往集簡單與復(fù)雜與一身，簡單在于它的結(jié)構(gòu)，復(fù)雜在于基于應(yīng)用的深入考量。
因此，作為硬件開發(fā)者，想在電路設(shè)計(jì)上進(jìn)階，搞懂 MOS 管是必不可少的一步，今天來聊聊。
一、 MOS 管的半導(dǎo)體結(jié)構(gòu)
作為半導(dǎo)體器件，它的來源還是最原始的材料，摻雜半導(dǎo)體形成的 P 和 N 型物質(zhì)。
那么，在半導(dǎo)體工藝?yán)?，如何制?MOS 管的？
這就是一個 NMOS 的結(jié)構(gòu)簡圖，一個看起來很簡單的三端元器件。具體的制造過程就像搭建積木一樣，在一定的地基（襯底）上依據(jù)設(shè)計(jì)一步步“蓋”起來。
MOS 管的符號描述為：
二、 MOS 管的工作機(jī)制
以增強(qiáng)型 MOS 管為例，我們先簡單來看下 MOS 管的工作原理。
由上圖結(jié)構(gòu)我們可以看到 MOS 管類似三極管，也是背靠背的兩個PN結(jié)！三極管的原理是在偏置的情況下注入電流到很薄的基區(qū)通過電子-空穴復(fù)合來控制CE之間的導(dǎo)通，MOS 管則利用電場來在柵極形成載流子溝道來溝通DS之間。
如上圖，在開啟電壓不足時，N區(qū)和襯底P之間因?yàn)檩d流子的自然復(fù)合會形成一個中性的耗盡區(qū)。
給柵極提供正向電壓后，P區(qū)的少子（電子）會在電場的作用下聚集到柵極氧化硅下，最后會形成一個以電子為多子的區(qū)域，叫反型層，稱為反型因?yàn)槭窃赑型襯底區(qū)形成了一個N型溝道區(qū)。這樣DS之間就導(dǎo)通了。
下圖是一個簡單的MOS管開啟模擬：
這是MOS管電流Id隨Vgs變化曲線，開啟電壓為1.65V。下圖是MOS管的IDS和VGS與VDS 之間的特性曲線圖，類似三極管。
下面我們先從器件結(jié)構(gòu)的角度看一下MOS管的開啟全過程。
1、 Vgs 對MOS 管的開啟作用
一定范圍內(nèi) Vgs>Vth，Vds<Vgs-Vth，Vgs 越大，反型層越寬，電流越大。這個區(qū)域?yàn)?MOS 管的線性區(qū)（可變電阻區(qū)）。即：
Vgs 為常數(shù)時，Vds 上升，Id 近似線性上升，表現(xiàn)為一種電阻特性。
Vds 為常數(shù)時，Vgs 上升，Id 近似線性上升，表現(xiàn)出一種壓控電阻的特性。
即曲線左邊
2、 Vds對MOS管溝道的控制
當(dāng)Vgs>Vth，Vds<Vgs-Vth時，分析同上曲線左側(cè)，電流Id隨Vds上升而上升，為可變電阻區(qū)。
當(dāng)Vds>Vgs-Vth后，我們可以看到因?yàn)镈S之間的電場開始導(dǎo)致右側(cè)的溝道變窄，電阻變大。所以電流Id增加開始變緩慢。當(dāng)Vds增大一定程度后，右溝道被完全夾斷了！
此時DS之間的電壓都分布在靠近D端的夾斷耗盡區(qū)，夾斷區(qū)的增大即溝道寬度W減小導(dǎo)致的電阻增大抵消了Vds對Id的正向作用，因此導(dǎo)致電流Id幾乎不再隨Vds增加而變化。此時的D端載流子是在強(qiáng)電場的作用下掃過耗盡區(qū)達(dá)到S端！
這個區(qū)域?yàn)?MOS 管的恒流區(qū)，也叫飽和區(qū)，放大區(qū)。
但是因?yàn)橛袦系勒{(diào)制效應(yīng)導(dǎo)致溝道長度 L 有變化，所以曲線稍微上翹一點(diǎn)。
重點(diǎn)備注：MOS 管與三極管的工作區(qū)定義差別
三極管的飽和區(qū)：輸出電流 Ic 不隨輸入電流 Ib 變化。
MOS 管的飽和區(qū)：輸出電流 Id 不隨輸出電壓 Vds 變化。
3、擊穿
Vgs 過大會導(dǎo)致柵極很薄的氧化層被擊穿損壞。
Vds 過大會導(dǎo)致D和襯底之間的反向PN結(jié)雪崩擊穿，大電流直接流入襯底。
三、 MOS 管的開關(guān)過程分析
如果要進(jìn)一步了解MOS管的工作原理，剖析MOS管由截止到開啟的全過程，必須建立一個完整的電路結(jié)構(gòu)模型，引入寄生參數(shù)，如下圖。
詳細(xì)開啟過程為：
t0~t1階段：柵極電流對Cgs和Cgd充電，Vgs上升到開啟電壓Vgs(th)，此間，MOS沒有開啟，無電流通過，即MOS管的截止區(qū)。在這個階段，顯然Vd電壓大于Vg，可以理解為電容 Cgd 上正下負(fù)。
t1~t2 階段：Vgs達(dá)到Vth后，MOS管開始逐漸開啟至滿載電流值Io，出現(xiàn)電流Ids，Ids與Vgs呈線性關(guān)系，這個階段是MOS管的可變電阻區(qū)，或者叫線性區(qū)。
t2~t3階段：在MOS完全開啟達(dá)到電流Io后，柵極電流被完全轉(zhuǎn)移到Ids中，導(dǎo)致Vgs保持不變，出現(xiàn)米勒平臺。在米勒平臺區(qū)域，處于MOS管的飽和區(qū)，或者叫放大區(qū)。
在這一區(qū)域內(nèi)，因?yàn)槊桌招?yīng)，等效輸入電容變?yōu)椋?+K）Cgd。
米勒效應(yīng)如何產(chǎn)生的：
在放大區(qū)的 MOS管，米勒電容跨接在輸入和輸出之間，為負(fù)反饋?zhàn)饔谩＞唧w反饋過程為：Vgs 增大>mos開啟后Vds開始下降>因?yàn)槊桌针娙莘答亴?dǎo)致Vgs 也會通過Cgd放電下降。這個時候，因?yàn)橛型獠繓艠O驅(qū)動電流，所以才會保持了Vgs 不變，而Vds還在下降。
t3~t4階段：渡過米勒平臺后，即Cgd反向充電達(dá)到Vgs，Vgs繼續(xù)升高至最終電壓，這個電壓值決定的是MOS管的開啟阻抗Ron大小。
我們可以通過仿真看下具體過程：
由上面的分析可以看出米勒平臺是有害的，造成開啟延時，不能快速進(jìn)入可變電阻區(qū)，導(dǎo)致?lián)p耗嚴(yán)重，但是這個效應(yīng)又是無法避免的。
目前減小 MOS 管米勒效應(yīng)的幾種措施：
a： 提高驅(qū)動電壓或者減小驅(qū)動電阻，目的是增大驅(qū)動電流，快速充電。但是可能因?yàn)榧纳姼袔碚鹗巻栴}。
b: ZVS 零電壓開關(guān)技術(shù)是可以消除米勒效應(yīng)的，即在 Vds 為 0 時開啟溝道，在大功率應(yīng)用時較多。
c: 柵極負(fù)電壓驅(qū)動，增加設(shè)計(jì)成本。
d: 有源米勒鉗位。即在柵極增加三極管，關(guān)斷時拉低柵極電壓。
四、 MOS 管的驅(qū)動應(yīng)用
上面已經(jīng)詳細(xì)介紹了 MOS 管的工作機(jī)制，那么我們再來看 datasheet 這些參數(shù)就一目了然了。
極限值參數(shù)代表應(yīng)用時的最高范圍，功耗和散熱是高功率應(yīng)用時的重點(diǎn)。
功率應(yīng)用中尤其考慮導(dǎo)通電阻、米勒電容等，高速應(yīng)用中重點(diǎn)考慮寄生電容。
漏電流的參數(shù)一般影響的是大規(guī)模集成芯片的功耗。
反向恢復(fù)時間是一個重要參數(shù)，它表示 MOS 管由開啟到截止的恢復(fù)時間，時間太長會極大影響速度和功耗。
體二極管：
在分立器件NMOS管中，S端一般襯底，所以導(dǎo)致DS之間有一個寄生二極管。
但是在集成電路內(nèi)部，S端接低電位或者高電位，不一定接襯底，所以就不存在寄生二極管。
寄生二極管具有保護(hù) MOS 管的作用，導(dǎo)出瞬間反向的大電流。
MOS 的驅(qū)動是應(yīng)用設(shè)計(jì)的重點(diǎn)，接下來我們聊聊有哪些驅(qū)動方式和特點(diǎn)。
4.1 直接驅(qū)動
驅(qū)動芯片直接輸出 PWM 波
特點(diǎn)：驅(qū)動環(huán)路距離不能太遠(yuǎn)，否則因?yàn)榧纳姼薪档烷_關(guān)速度和導(dǎo)致振鈴。另外，一般驅(qū)動器也難以提供很大的驅(qū)動電流。
4.2 推挽式驅(qū)動
PWM 驅(qū)動通過推挽結(jié)構(gòu)來驅(qū)動?xùn)艠O
特點(diǎn)：實(shí)現(xiàn)較小的驅(qū)動環(huán)路和更大的驅(qū)動電流，柵極電壓被鉗位在 Vb+Vbe 和 GND 與Vbe 之間。
4.3 柵極驅(qū)動加速電路
并聯(lián)二極管可以分流，但是隨著電壓降低，二極管逐漸失去作用。
4.4 PNP關(guān)斷電路
特點(diǎn)：PNP 在關(guān)斷時形成短路放電，但是無法完全為 0，二極管 Don 可以鉗位防止三極管擊穿。
五、 小結(jié)
以上大概詳細(xì)介紹了MOS管這一半導(dǎo)體基礎(chǔ)元器件的工作原理和應(yīng)用，具體到工作中還需要的是實(shí)際測試和實(shí)驗(yàn)，特別是不斷在一些應(yīng)用中，尤其是應(yīng)用問題中加深理解。這樣或許才能真正的把相關(guān)基礎(chǔ)知識融入到自己的能力中，游刃有余的解決技術(shù)問題。搞技術(shù)嘛，和做人一樣，從小處做，往高處看。
原創(chuàng)： 硬漢
參考:
● Power MOSFET Avalanche Guideline----SungmoYoung, Application Engineer
● Analysis of dv/dt Induced Spurious Turn-onof MOSFET
● Prediction of MOS switching-off loss basedon parameters of datasheet
● Power MOS FET Application Note
● Design And Application Guide for HighSpeedMOSFET Gate Drive Circuits
推薦閱讀：
