【導(dǎo)讀】QFN是一種焊盤尺寸小、封裝體積小、以塑封材料組成的表面貼裝芯片封裝技術(shù)。由于其底部中央的一大塊裸露焊盤被焊接到PCB的散熱焊盤上，使得QFN具有極佳的電熱性能。另外，在中央焊盤的封裝外圍有實現(xiàn)電氣連接的導(dǎo)電焊盤，這種封裝特別適合任何一個對尺寸、成本和性能都有要求的應(yīng)用場景，從而被市場上廣泛使用。隨著目前5G應(yīng)用的頻率逐漸升高，QFN封裝中Wirebond結(jié)構(gòu)對電路性能的影響也越來越明顯，因此需要借助電磁場仿真技術(shù)提前對QFN封裝的電性能進(jìn)行預(yù)判。
本文介紹了眾多5G基站、移動終端公司正在采用的QFN封裝仿真流程，涉及到芯和半導(dǎo)體的Hermes 3D工具。Hermes 3D非常擅長對芯片封裝和PCB進(jìn)行信號完整性分析，評估信號通路中阻抗不連續(xù)性結(jié)構(gòu)對通道中信號完整性帶來的影響，它支持市面上所有封裝和PCB設(shè)計文件格式的導(dǎo)入，并利用接近業(yè)界黃金標(biāo)準(zhǔn)的FEM3D求解器實現(xiàn)S參數(shù)的快速提取和分析，其高效的建模流程和精準(zhǔn)的仿真引擎能極大地提高工程師評估封裝性能指標(biāo)優(yōu)化的效率。
QFN封裝三維建模和仿真流程
1 模型導(dǎo)入
打開Hermes 3D，在Modeling>Design中選擇Lead Frame。導(dǎo)入dxf的設(shè)計格式文件后進(jìn)入到Lead Frame配置界面，如圖1所示。
圖1 Lead Frame 配置界面
2 Cross Section設(shè)置
在Lead Frame界面中點擊Cross section圖標(biāo)，可以進(jìn)入到Cross section設(shè)置界面。在此設(shè)置頁面中可以依次對Mold、Die、Lead Frame以及Wirebond結(jié)構(gòu)設(shè)定厚度材料等信息，如圖2所示。
圖2 Cross Section 設(shè)置
3 建立各層對應(yīng)關(guān)系
在Cross Section Name欄完成和DXF設(shè)計文件中Layer Name的對應(yīng)層關(guān)系，選擇對應(yīng)的Lead Frame結(jié)構(gòu)名稱，就可以完成DXF中各個元素的建模。在圖3中，從右下角生成的3D結(jié)構(gòu)示意圖可以檢查生成的模型是否準(zhǔn)確無誤。
圖3 完成QFN封裝3維建模
4 添加 Port
Hermes3D支持用戶添加多種類型的port，例如在芯片端添加Annular port；在引線框架上添加lumped port。在右側(cè)nets列表中選擇要仿真的網(wǎng)絡(luò)，右鍵選擇Add Port，彈出Generate Ports窗口，可以在芯片端選擇添加Annular port類型，如圖4所示。用edge選擇模式，在引線框架上選擇要創(chuàng)建的信號和參考地的邊，點擊右鍵，選擇Port->Add Edge Lumped Port；添加好的lumped port如圖5中綠色的平面所示。
圖4 添加Annular port
圖5 添加Lumped port
5 添加 FEM3D 仿真設(shè)置
在工程樹形菜單Analysis中右鍵選擇Add FEM3D Analysis，點擊Solver Option，可按照如下方式進(jìn)行求解掃頻設(shè)置，如圖6所示。
圖6 仿真設(shè)置
6 查看仿真結(jié)果
待仿真結(jié)束之后，結(jié)果以樹型結(jié)構(gòu)的形式呈現(xiàn)在工程樹Results菜單下方，并且可以使用SnpExpert工具打開仿真結(jié)果，進(jìn)行查看，如圖7所示。
圖7 查看仿真結(jié)果
總結(jié)
由于產(chǎn)品小型化的要求，后摩爾時代，越來越多的芯片企業(yè)開始重視封裝形式的研發(fā)。本文介紹眾多5G基站、移動終端企業(yè)所采用的QFN封裝仿真流程，涉及到芯和半導(dǎo)體的Hermes3D軟件。Hermes3D專注于評估在IC和封裝以及PCB的互連中的寄生帶來的相互作用，其高效的建模流程和精準(zhǔn)的仿真引擎能極大地提高工程師評估封裝性能指標(biāo)優(yōu)化的效率。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
