目前，具有低功耗特性的藍(lán)牙技術(shù)正成為可穿戴設(shè)備和對(duì)象追蹤或“智能”物聯(lián)網(wǎng)應(yīng)用的標(biāo)準(zhǔn)選擇。藍(lán)牙5 （Bluetooth 5）標(biāo)準(zhǔn)預(yù)計(jì)將以更廣的范圍、更快的速度和超越點(diǎn)對(duì)點(diǎn)通訊的能力，進(jìn)入智能家庭應(yīng)用。

 

根據(jù)Synopsys最近進(jìn)行的用戶調(diào)查顯示，受惠于新的可穿戴設(shè)備IC市場(chǎng)貢獻(xiàn)，從2013到2015年的物聯(lián)網(wǎng)SoC設(shè)計(jì)大幅成長(zhǎng)。此外，根據(jù)Teardown．com的資料，在其于2012至2015年拆解的800多款移動(dòng)和可穿戴產(chǎn)品中，無(wú)線芯片的數(shù)量超過(guò)了產(chǎn)品的實(shí)際數(shù)量，表示在一些設(shè)計(jì)中采用了多顆無(wú)線IC。根據(jù)這些報(bào)告，可穿戴設(shè)備和智能硬件應(yīng)用的成長(zhǎng)，帶動(dòng)外加無(wú)線解決方案的設(shè)計(jì)增加，并為設(shè)計(jì)人員創(chuàng)造了機(jī)會(huì)，使其得以透過(guò)整合無(wú)線功能降低物聯(lián)網(wǎng)SoC的成本和功耗。本文介紹在單芯片SoC中整合低功耗藍(lán)牙等無(wú)線技術(shù)的好處，打造具有低功耗藍(lán)牙物理層（PHY）和鏈路層IP的完整解決方案。

 

 

在過(guò)去的數(shù)年內(nèi)，出現(xiàn)了多種無(wú)線技術(shù)建置方案（圖1）：

 

· 獨(dú)立式RF收發(fā)器：在該傳統(tǒng)建置方案中，收發(fā)器芯片中包含控制器和PHY，或稱(chēng)鏈路層和PHY（以藍(lán)牙情況而言）。收發(fā)器芯片連接至主SoC，其中包含軟件堆棧和應(yīng)用程序代碼。

 

· 無(wú)線網(wǎng)絡(luò)處理器：該建置使用整合無(wú)線協(xié)議堆棧的專(zhuān)用處理器，從而為無(wú)線芯片組帶來(lái)更多價(jià)值，并讓主SoC可將資源專(zhuān)注于應(yīng)用中。

 

· 全整合式無(wú)線SoC：這是一種單芯片的單一建置方案，適用于特定的無(wú)線技術(shù)，尤其是用于物聯(lián)網(wǎng)應(yīng)用的低功耗藍(lán)牙技術(shù)。鏈路層和PHY整合于SoC中，以執(zhí)行所有的軟件堆棧和應(yīng)用程序代碼。

 

· 無(wú)線組合芯片組解決方案：針對(duì)移動(dòng)應(yīng)用的傳統(tǒng)架構(gòu)，在單個(gè)收發(fā)器中結(jié)合了數(shù)種無(wú)線技術(shù)，如Wi－Fi和藍(lán)牙，收發(fā)器并連接至包含數(shù)字調(diào)制解調(diào)器芯片的SoC。所有的軟件、無(wú)線堆棧和應(yīng)用程序代碼均位于外部的非揮發(fā)性內(nèi)存中。

 

 

圖1：藍(lán)牙芯片建置選項(xiàng)（來(lái)源：TI．com）

 

在決定哪種建置方案能為目標(biāo)應(yīng)用帶來(lái)最大好處時(shí)，工藝技術(shù)起著關(guān)鍵作用。獨(dú)立式RF收發(fā)器采用了如180nm的傳統(tǒng)節(jié)點(diǎn)。對(duì)于無(wú)線網(wǎng)絡(luò)處理器，無(wú)線協(xié)議堆棧嵌入于RF收發(fā)器中，通常使用成熟的90nm節(jié)點(diǎn)。而在整體式無(wú)線解決方案中采用40nm和55nm技術(shù)的節(jié)點(diǎn)正日漸流行，這歸因于可用的嵌入式閃存和混合信號(hào)IP（包括無(wú)線IP）的結(jié)合。這種類(lèi)似的整體式無(wú)線SoC解決方案預(yù)計(jì)普遍采用28nm節(jié)點(diǎn)。其中，協(xié)議堆棧、RF收發(fā)器以及應(yīng)用程序代碼則整合于單個(gè)SoC中。

 

針對(duì)移動(dòng)應(yīng)用處理器，無(wú)線組合芯片（Combo）解決方案仍是流行的架構(gòu)，它能利用最先進(jìn)工藝為芯片面積和成本實(shí)現(xiàn)優(yōu)化。這些系統(tǒng)具有無(wú)限制的芯片外內(nèi)存，可為程序設(shè)計(jì)人員提供更多資源，但系統(tǒng)中的總芯片數(shù)將多達(dá)三個(gè)，而在其他三種建置方案中的芯片數(shù)為1或2。這清楚顯示，當(dāng)工藝節(jié)點(diǎn)能有效搭配可用IP解決方案時(shí)，可為無(wú)線整合帶來(lái)諸多好處，這同時(shí)也是全整合式無(wú)線SoC系統(tǒng)架構(gòu)變得普遍的原因所在。

 

 

對(duì)于當(dāng)前的穿戴式設(shè)計(jì)，如僅用低功耗藍(lán)牙實(shí)現(xiàn)無(wú)線連接的的健身手環(huán)，內(nèi)含一顆SoC透過(guò)UART或I2C總線連接至外部的低功耗藍(lán)牙IC。類(lèi)似的，虛擬現(xiàn)實(shí)（VR）眼鏡使用標(biāo)準(zhǔn)的藍(lán)牙無(wú)線網(wǎng)絡(luò)處理器與游戲控制器進(jìn)行通訊。在門(mén)鎖、照明和室內(nèi)定位信標(biāo)等智能家庭產(chǎn)品中也能發(fā)現(xiàn)外部低功耗藍(lán)牙芯片組。這些例子顯示將無(wú)線功能整合在系統(tǒng)SoC的機(jī)會(huì)，可帶來(lái)更多的成本降低。

 

如果在設(shè)計(jì)中還包含較高帶寬的無(wú)線技術(shù)，如Wi－Fi，則可使用整合了多種無(wú)線技術(shù)、處理器和外部?jī)?nèi)存的無(wú)線組合芯片解決方案。例如，擴(kuò)增實(shí)境（AR）眼鏡需要更高的處理能力，因此，設(shè)計(jì)人員必須提升類(lèi)似的移動(dòng)平臺(tái)設(shè)計(jì)。

 

無(wú)線功能正取代傳統(tǒng)上許多靠聯(lián)機(jī)實(shí)現(xiàn)的功能。尤其是低功耗藍(lán)牙，它用于診斷和傳送低帶寬信息，而之前傳統(tǒng)使用的是UART、I2C、SPI和USB。

 

 

現(xiàn)在，我們已知道將無(wú)線功能整合在單個(gè)SoC中所帶來(lái)的機(jī)會(huì)，接下來(lái)討論其優(yōu)缺點(diǎn)。無(wú)線網(wǎng)絡(luò)處理器（如獨(dú)立的低功耗藍(lán)牙解決方案）已持續(xù)用于認(rèn)證系統(tǒng)中，簡(jiǎn)化了設(shè)計(jì)的模塊認(rèn)證過(guò)程。這些獨(dú)立的低功耗藍(lán)牙解決方案不僅能簡(jiǎn)化認(rèn)證過(guò)程，還提供了可靠的連接，以及與組件（如天線等）相關(guān)的常見(jiàn)系統(tǒng)設(shè)計(jì)方法。

 

整體式解決方案能夠提供更多益處，包括低功耗、低成本、低延遲以及較小的占位空間，推動(dòng)市場(chǎng)開(kāi)始采納和設(shè)計(jì)完全整體式無(wú)線SoC。相較于使用SPI總線，透過(guò)AMBA AHB匯流傳送的數(shù)據(jù)能夠?qū)⒀舆t降低5～10個(gè)周期，延長(zhǎng)空閑時(shí)間因而節(jié)省功耗。事實(shí)上，在最近發(fā)布的微軟（Microsoft）無(wú)線功耗研究報(bào)告中指出，“在功耗方面具有支配作用的參數(shù)并不是主動(dòng)電流或待機(jī)電流，而是在休眠周期結(jié)束后重新連接所需的時(shí)間，以及RF模塊休眠的程度。”

 

除了功耗和延遲方面的改善外，無(wú)線整合方案還能去除完整芯片組、降低封裝成本，以及減少所需的額外接腳和電源管理IP。這將使封裝成本降低0．15美元以上，并減少20～30個(gè)用于連接更多無(wú)線網(wǎng)絡(luò)處理器的接腳。這些節(jié)省加上移除重復(fù)的電源管理組件、減少PCB面積，能讓整個(gè)系統(tǒng)的成本降低更具吸引力。

 

正如在teardown．com報(bào)告中提到的，在VR眼鏡等系統(tǒng)中發(fā)現(xiàn)了多顆無(wú)線IC。藍(lán)牙和Wi－Fi通常被結(jié)合在單一芯片中，但這些無(wú)線技術(shù)的要求很不一樣。Wi－Fi支持更高帶寬，而低功耗藍(lán)牙則將功率降至最低。Wi－Fi能夠支持高達(dá)300Mbps的速度，使用遠(yuǎn)超過(guò)40～100微瓦（uW）的收發(fā)功率，對(duì)內(nèi)存有相當(dāng)要求。為了支持Wi－Fi的傳輸速率，SoC必須以符合目標(biāo)工藝技術(shù)的電壓作業(yè)。而在藍(lán)牙5中，低功耗藍(lán)牙支持2Mbps的速度，使用的收發(fā)功率低于10uW，對(duì)于內(nèi)存的要求更低，電壓也較低，如最新40nm和55nm超低功耗工藝中使用0．9V。

 

整合低功耗藍(lán)牙的優(yōu)點(diǎn)顯而易見(jiàn)，預(yù)計(jì)整體式無(wú)線SoC建置方案會(huì)在不遠(yuǎn)的將來(lái)變得普遍。對(duì)于采用55nm和40nm技術(shù)而要求極低功耗的物聯(lián)網(wǎng)SoC，優(yōu)勢(shì)更加明顯。這類(lèi)物聯(lián)網(wǎng)SoC還會(huì)利用電源管理技術(shù)、DC－DC降壓轉(zhuǎn)換器，以及使用厚氧化層等技術(shù)，進(jìn)一步降低工作功耗和泄漏功耗。

 

 

例如，Synopsys針對(duì)5G、Wi－Fi、移動(dòng)LTE與無(wú)線802．15．4應(yīng)用提供范圍廣泛的無(wú)線和模擬IP選擇，以及具有優(yōu)化模擬前端、數(shù)據(jù)轉(zhuǎn)換器以及包含PHY和鏈路層IP完整低功耗藍(lán)牙IP解決方案的藍(lán)牙技術(shù)。

 

Synopsys的完整DesignWare藍(lán)牙IP解決方案配有PHY和鏈路層，兼容于最新的藍(lán)牙規(guī)范，PHY支持藍(lán)牙5和IEEE 802．15．4標(biāo)準(zhǔn)，可在ZigBee和Thread網(wǎng)絡(luò)上實(shí)現(xiàn)連接。使用鏈路層，能夠建立與整合數(shù)據(jù)加密和隨機(jī)數(shù)生成的安全無(wú)線連接，在單個(gè)實(shí)例中實(shí)現(xiàn)8個(gè)同步連接，并提供與第三方軟件堆棧和處理器的互操作性。PHY作業(yè)在低于1V的電壓下，可獲得更長(zhǎng)的電池壽命，包括整合匹配網(wǎng)絡(luò)的芯片收發(fā)器，以及單個(gè)“接腳－天線”（pin－to－antenna）接口和電壓調(diào)節(jié)器，可降低BOM成本，并簡(jiǎn)化系統(tǒng)設(shè)計(jì)和整合。藍(lán)牙PHY可在180nm、55nm和40nm節(jié)點(diǎn)上整合，協(xié)助設(shè)計(jì)人員利用先進(jìn)工藝在功率、面積和性能方面帶來(lái)的益處。對(duì)于物聯(lián)網(wǎng)SoC設(shè)計(jì)而言，55nm和40nm上的PHY更具優(yōu)勢(shì)，原因在于這些工藝具有極低功耗與較小尺寸的優(yōu)勢(shì)。

 

DesignWare低功耗藍(lán)牙IP解決方案通過(guò)藍(lán)牙技術(shù)聯(lián)盟（Bluetooth SIG）組織的認(rèn)證，這對(duì)設(shè)計(jì)人員取得成功至關(guān)重要。該IP經(jīng)歷嚴(yán)格的驗(yàn)證過(guò)程，從完整的設(shè)計(jì)驗(yàn)證流程，到對(duì)產(chǎn)品驗(yàn)證測(cè)試（PVT）的完全特征化，以及與生態(tài)系統(tǒng)的互操作性。





推薦閱讀：


6年前的一款U盤(pán)大小DNA測(cè)序儀終于有了新用途 
淺談晶振負(fù)載電容的計(jì)算方法以及需要注意的地方 
詳解ADI的MEMS開(kāi)關(guān)技術(shù) 
大咖詳談FPGA，簡(jiǎn)介、工作原理等 
簡(jiǎn)述小型化MEMS傳感器技術(shù)