【導(dǎo)讀】在今年6月舉辦的PCI-SIG 2022開發(fā)者大會(huì)上，PCI-SIG除了慶祝該組織成立30周年，還帶來了一個(gè)重磅發(fā)布——首次提出了最新PCIe 7.0的規(guī)范目標(biāo)，即數(shù)據(jù)速率將會(huì)再次翻番，達(dá)到128GT/s，同時(shí)在x16通道鏈路上能夠?qū)崿F(xiàn)512GB/s的雙向數(shù)據(jù)吞吐量，這無疑又將是一個(gè)里程碑式的技術(shù)進(jìn)階。

在今年6月舉辦的PCI-SIG 2022開發(fā)者大會(huì)上，PCI-SIG除了慶祝該組織成立30周年，還帶來了一個(gè)重磅發(fā)布——首次提出了最新PCIe 7.0的規(guī)范目標(biāo)，即數(shù)據(jù)速率將會(huì)再次翻番，達(dá)到128GT/s，同時(shí)在x16通道鏈路上能夠?qū)崿F(xiàn)512GB/s的雙向數(shù)據(jù)吞吐量，這無疑又將是一個(gè)里程碑式的技術(shù)進(jìn)階。

作為當(dāng)今主流的計(jì)算機(jī)系統(tǒng)總線標(biāo)準(zhǔn)，PCIe（PCI Express）這些年基本上都是按照每三年帶寬增加一倍的發(fā)展速度演進(jìn)的，PCI-SIG認(rèn)為這基本上代表了計(jì)算機(jī)系統(tǒng)IO帶寬需求增長的節(jié)奏。

而隨著帶寬的增加，PCIe技術(shù)的進(jìn)步還將為產(chǎn)品開發(fā)帶來其他連帶的益處，比如在設(shè)計(jì)小型化方面。按照規(guī)劃x1通道的PCIe 7.0雙向傳輸速度高達(dá)32GB/s，這個(gè)數(shù)值是目前主流PCIe 4.0 SSD的兩倍，這也就意味著未來基于PCIe 7.0規(guī)范的存儲(chǔ)設(shè)備，可以更少的通道數(shù)實(shí)現(xiàn)更高的傳輸速度，因此高速SSD的外形也能夠得以進(jìn)一步“壓縮”。

PCIe的緣起

大家知道，計(jì)算機(jī)系統(tǒng)性能的高低，CPU是個(gè)決定性的因素。過去30年間在摩爾定律的加持下，CPU在性能的提升上可以說是在一路狂奔。不過，想要將CPU強(qiáng)悍的性能“輸出”到整個(gè)計(jì)算機(jī)系統(tǒng)中各個(gè)外設(shè)，將其強(qiáng)大實(shí)力充分釋放出來，這就需要借助總線和擴(kuò)展接口技術(shù)了。

為此，1992年英特爾開發(fā)出了外設(shè)組件互連標(biāo)準(zhǔn)，即PCI（Peripheral Component Interconnect），采用并行傳輸?shù)姆绞教峁?33MB/s或266MB/s的數(shù)據(jù)接口。后來，在GPU等高性能外設(shè)單元需求的驅(qū)動(dòng)下，業(yè)界又在PCI技術(shù)基礎(chǔ)上采用多倍數(shù)傳輸數(shù)據(jù)的方式，開發(fā)出了專用于圖形卡的AGP總線接口，最大數(shù)據(jù)速率可達(dá)2,133MB/s。

不過，隨著應(yīng)用的發(fā)展，PCI和AGP技術(shù)的短板也逐漸顯現(xiàn)出來。由于它們采用的是并行傳輸技術(shù)，其最終的傳輸帶寬取決于位寬和頻率這兩個(gè)關(guān)鍵參數(shù)。而位寬與并行傳輸物理接口的尺寸強(qiáng)相關(guān)，PCI和AGP采用的是32bit位寬，由于空間所限，大多數(shù)計(jì)算機(jī)主板都很難“容得下”更大的64bit位寬的并行接口；同時(shí)，并行發(fā)送的多個(gè)數(shù)據(jù)難以同步，高頻率數(shù)據(jù)更容易遭受干擾，因此66MHz已經(jīng)成了并行接口主頻的天花板。

不難看出，發(fā)展到這個(gè)階段，并行總線接口的上升通道基本上被“鎖死”了，想要打破瓶頸必須另辟蹊徑。PCIe就是在這個(gè)背景下應(yīng)運(yùn)而生的。

顯然，PCIe標(biāo)準(zhǔn)定義之初的當(dāng)務(wù)之急，就是要繞開并行總線這條“死胡同”。因此，PCIe采用了高速串行總線的架構(gòu)，基于點(diǎn)對點(diǎn)的拓?fù)浣Y(jié)構(gòu)，由單獨(dú)的串行鏈路將每個(gè)設(shè)備連接到主機(jī)（host），這是一種共享式總線的拓?fù)浣Y(jié)構(gòu)，采用仲裁的方式確定單方向上哪個(gè)設(shè)備可以訪問。

在此基礎(chǔ)上，PCIe在各個(gè)方面進(jìn)行了全新的優(yōu)化，主要包括：

數(shù)據(jù)傳輸：PCI技術(shù)是以總線上頻率最低的設(shè)備頻率作為基準(zhǔn)數(shù)據(jù)傳輸頻率，因此短板效應(yīng)明顯。而PCIe改用了全新的任意兩個(gè)端點(diǎn)的全雙工通信，對多個(gè)端點(diǎn)的并發(fā)訪問沒有限制，系統(tǒng)只需要保留一個(gè)或者數(shù)個(gè)多通路的PCIe控制器，就可以實(shí)現(xiàn)對不同帶寬需求的設(shè)備進(jìn)行控制，主頻不同的外設(shè)互不影響。

總線協(xié)議：PCIe的通信數(shù)據(jù)采用了特殊的數(shù)據(jù)包封裝，打包和解包數(shù)據(jù)以及狀態(tài)消息流的工作由PCIe的端口事物層處理，不需要CPU的干涉。此外，PCIe總線還提供了極大的靈活性：兩個(gè)設(shè)備之間的PCIe鏈路可以根據(jù)所需數(shù)據(jù)吞吐量的大小，在x1和x32通道之間自由變動(dòng)，鏈路之間的通道數(shù)量可以在設(shè)備初始化期間自動(dòng)協(xié)商連接，或者由用戶自行配置，極為靈活。

信號(hào)方面：PCIe采用“全雙工”串行信息傳輸通道，每個(gè)PCIe通道需要4條線纜或者信號(hào)跡線，包含兩組差分信號(hào)對，分別用于接收和發(fā)送數(shù)據(jù)。這種串行信息的優(yōu)勢在于，每個(gè)通道的每個(gè)方向只有一個(gè)差分信號(hào)，并且嵌入了時(shí)鐘信息，使得整個(gè)系統(tǒng)的抗干擾能力大大增強(qiáng)，為頻率的提升（可達(dá)到千兆赫茲），技術(shù)的升級提供了更大的空間。

電源管理：PCIe設(shè)計(jì)了數(shù)個(gè)專用的+12V和+3.3V引腳，最大可供電能力為75W，可以滿足大部分外設(shè)的需求。

正是上述這些創(chuàng)新的特性，賦予了PCIe標(biāo)準(zhǔn)極強(qiáng)的生命力，在30年中一路穩(wěn)扎穩(wěn)打，從第一代發(fā)展到了第七代。

圖1：不同代際PCIe標(biāo)準(zhǔn)的比較（圖源：PCI-SIG）

PCIe連接器的挑戰(zhàn)

這樣的發(fā)展趨勢，對于PCIe配套的元器件產(chǎn)品來講，可謂是機(jī)遇與挑戰(zhàn)并存。所謂機(jī)遇是與PCIe標(biāo)準(zhǔn)的演進(jìn)綁定，可以享受到其長期發(fā)展的紅利；而挑戰(zhàn)則是相關(guān)廠商絲毫不敢懈怠，不僅要跟隨上PCIe標(biāo)準(zhǔn)發(fā)展的步伐，還要考慮超前的技術(shù)布局，跑到標(biāo)準(zhǔn)迭代的前面。在這方面，與PCIe相關(guān)的連接器，就是一個(gè)典型的例子。

首先，PCIe為了實(shí)現(xiàn)每三年帶寬翻番的目標(biāo)，總是積極地引入新的技術(shù)，比如采用更高的頻率，或者是應(yīng)用最新的信號(hào)編碼技術(shù)——如在PCIe 6.0標(biāo)準(zhǔn)中，就以效率更高的PAM4信號(hào)編碼方式替代了之前的NRZ信號(hào)編碼方式，使得在同一時(shí)間段內(nèi)能夠?qū)⒏啾忍財(cái)?shù)據(jù)打包到串行通道中。而所有這些以高頻、高速為導(dǎo)向的舉措，無疑都會(huì)對連接器的信號(hào)完整性帶來更大的挑戰(zhàn)，

其次，PCIe連接器還面臨著產(chǎn)品多樣化的挑戰(zhàn)。上文提到過，為了增強(qiáng)靈活性，PCIe定義了x1、x2、x4、x8、x12、x16和x32七種鏈路寬度，以適應(yīng)不同應(yīng)用的要求，而每種鏈路寬度都要有不同規(guī)格的物理插槽（連接器）相對應(yīng)。而且，隨著技術(shù)和應(yīng)用的發(fā)展，PCIe連接器也演化出了不同的物理接口形態(tài)，比如廣泛應(yīng)用于PC、數(shù)據(jù)中心等應(yīng)用的CEM接口，主要作為SSD固態(tài)硬盤互連解決方案的U2/U3接口，以及適用于超極本、移動(dòng)設(shè)備、游戲設(shè)備等便攜式產(chǎn)品的M.2接口等。這就要求連接器廠商需要不斷細(xì)分產(chǎn)品線，設(shè)計(jì)開發(fā)出符合不同物理規(guī)格的產(chǎn)品，因?yàn)榇蠹叶贾乐挥袕V泛布局才能確保不會(huì)錯(cuò)失商機(jī)。

表1：不同鏈路寬度PCIe連接器規(guī)格比較（圖源：ACS）

再有，PCIe連接器像其他高速IO連接器一樣，需要充分考慮在可靠性、易用性、可擴(kuò)展性、環(huán)保等方面不斷變化的要求，還要平衡性能和成本……能夠綜合考量所有這些要素，對連接器廠商的綜合實(shí)力是個(gè)不小的考驗(yàn)。

一站式PCIe互連方案

Amphenol Communications Solutions（簡稱ACS）就是一家具有這樣綜合實(shí)力的連接器廠商，其可以提供符合PCIe Gen 3、Gen 4和Gen 5等不同規(guī)格的連接器，而且包括標(biāo)準(zhǔn)的CEM卡緣連接器、PCIe M.2連接器，以及PCIe M.2 U2/U3連接器等各種物理接口類型的產(chǎn)品，可滿足各種應(yīng)用所需；而且這些連接器還提供表面貼裝（SMT）、通孔焊接、壓接（PF）和夾板端接選項(xiàng)，為設(shè)計(jì)開發(fā)提供足夠的靈活性。

可以講，無論是強(qiáng)調(diào)性能的數(shù)據(jù)中心、服務(wù)器等計(jì)算密集型應(yīng)用，還是追求性價(jià)比的通用型電腦和消費(fèi)電子產(chǎn)品，亦或是需要高可靠性的工業(yè)嵌入式系統(tǒng)，ACS都可以提供一站式的PCIe互連解決方案。

比如ACS的PCIe Gen 4和Gen 5卡緣連接器就是其中的代表產(chǎn)品，它們能夠支持PCIe標(biāo)準(zhǔn)所規(guī)定的16GT/s（Gen 4）和32GT/s（Gen 5）的傳輸速率，且向后兼容前幾代的PCIe規(guī)范，這也就意味著客戶無需改變以前的設(shè)計(jì)即可升級到新一代的PCIe。

圖2：ACS的PCIe Gen 4和Gen 5卡緣連接器（圖源：ACS）

這些連接器符合PCI-SIG CEM規(guī)范，提供x1、x4、x8、x16多種主流鏈路配置，也可提供x24、x32特殊的鏈路規(guī)格，加之多種端接選項(xiàng)，使其可適應(yīng)不同應(yīng)用的要求。采用低鹵素材料，符合RoHS指令，也另這些PCIe連接器能夠滿足下一代應(yīng)用的要求。

表2：ACS的PCIe Gen 4和Gen 5卡緣連接器特性一覽（資料來源：ACS）

目前PCIe 4.0產(chǎn)品已成市場主流，PCIe 5.0產(chǎn)品也正在加速向大規(guī)模的消費(fèi)級市場滲透，如此綜合性能表現(xiàn)出眾的PCIe Gen 4和Gen 5卡緣連接器，無疑會(huì)在未來2-3年的市場中備受青睞。

本文小結(jié)

總之，作為主流的，也是最為成功的計(jì)算機(jī)系統(tǒng)總線標(biāo)準(zhǔn)，PCIe過去30年的發(fā)展印證了其強(qiáng)大的生命力，而且在可以預(yù)見的未來，其還將以令人驚嘆的速度迭代進(jìn)步，應(yīng)用版圖也在隨之不斷擴(kuò)展。

在這樣的趨勢下，作為PCIe連接器的供應(yīng)商，必須能夠在速度上跟上PCIe標(biāo)準(zhǔn)發(fā)展的步伐，同時(shí)還要在產(chǎn)品線的廣度上不斷發(fā)力，有能力為客戶提供一站式的解決方案。在這方面，ACS已經(jīng)做足了準(zhǔn)備，豐富的產(chǎn)品組合能夠很好地滿足你當(dāng)下的設(shè)計(jì)需求，深厚的實(shí)力更能讓你從容應(yīng)對未來PCIe應(yīng)用開發(fā)的諸多挑戰(zhàn)。

（來源：貿(mào)澤電子微信公眾號(hào)）

推薦閱讀：

寄生電感的影響

ADI推出長距離單對以太網(wǎng)供電(SPoE)解決方案，助力實(shí)現(xiàn)智能樓宇和工廠自動(dòng)化

一文理解BUCK電路的降壓原理

純固態(tài)+補(bǔ)盲 車載激光雷達(dá)競爭迎來新局面

電源監(jiān)視器的設(shè)計(jì)方法