中心議題：

• 電路設計中的抗干擾措施

解決方案：

• 采用金屬膜電阻和低噪聲的有源器件
• 在印制板電源進線端并聯(lián)一只10UF~100UF鉭電容進行電源退耦

1、切斷干擾的傳播途徑

1）增加干擾源（如電機、繼電器）與敏感器件（如單片機）的距離，用地線把他們隔離或者在敏感器件加上屏蔽罩。

2）電路板合理分區(qū)，將強信號、弱信號、數(shù)字信號、模擬信號電路合理地分區(qū)域布置。

4）、單片機和大功率器件的地線要單獨接地，以減小互相干擾。大功率器件要盡可能布置在電路板的邊緣。

5）、在單片機I/O口，電路板連接線等關鍵地方，使用抗干擾元件可顯著提高電路的抗干擾性能。

6）、晶振與單片機引腳盡量靠近，用地線把時鐘區(qū)隔離起來，晶振外殼接地并固定。

2、盡量采用抗干擾性能強的單片機

1）、降低單片機內(nèi)部的電源噪聲

在傳統(tǒng)的數(shù)字集成電路設計中，通常將電源端和地端分別布置在對稱的兩邊。例如左下角為地，左上角為電源。這使得電源噪聲穿過整個硅片。改進方法將單片機的電源和地安排在兩個相鄰的引腳上，這樣不僅降低了穿過整個硅片的電流，還便于印制板上設計電源退耦電容，以降低系統(tǒng)噪聲。

2）、降低時鐘頻率

單片機測控系統(tǒng)的時鐘電路是一個調(diào)頻噪聲源，它不僅能干擾本系統(tǒng)，還對外界產(chǎn)生干擾，使其他系統(tǒng)的電磁兼容檢測不能達標。在保證系統(tǒng)可靠性的前提下，選用時鐘頻率低的單片機可降低系統(tǒng)的噪聲。以8051單片機為例，當最短指令周其為1US時，時鐘是12MHZ。而同樣速度的MOTOROLA兼容單片機的廠商在不犧牲運算速度的前提下，將時鐘頻率降低到原來的1/3。特別是MOTOROLA公司新推出的68HC08系列單片機、內(nèi)部采用了鎖相倍頻技術，將外部時鐘除至32KHZ，而內(nèi)部總線速度卻提高到8MHZ，甚至更高。

3）、EFT技術

隨著超大規(guī)模集成電路的發(fā)展，單片機內(nèi)部的抗干擾技術也在不斷進步。MOTOROLA公司新推出的68HC08系列單片機，采用EFT技術進一步提高了單片機的抗干擾能力，當振蕩電路的正弦波信號受到外界干擾時，其波形上會疊加一些毛刺。若以施密特電路對其整形時，這種毛刺會成為觸發(fā)信號干擾正常的時鐘信號。但是交替使用施密電路和RC濾波可以使這類毛刺不起作用，這就是EFT技術。

3、單片機測控系統(tǒng)中的頻率抖動技術

將頻率拉動信號疊加到輸入信號的隨機噪聲上，雖然會增加轉換的總噪聲，但增加的噪聲是用來補償輸出數(shù)碼量化噪聲的，可使量化誤差不再輸入信號的函數(shù)而是抖動噪聲瞬時值的函數(shù)。因此，利用頻率顫抖信號可去除量化噪聲與輸入信號之間的相關性。頻率拉動信號的大小通常約為1/3LSB有效值。例如，在未加頻率拉動的情況下，ADC輸出的量化噪聲是瞬時輸入信號幅度的函數(shù)，量化拉動之后，因抖動信號的幅度不依賴于輸入信號，故量化噪聲與輸入信號無關，從而消除了ADC輸出諧波分量，但這是以增加總噪聲為代價的。需要指出的是，并不一定在ADC輸入端實際施加顫抖噪聲，也可利用地轉換器的熱噪聲作為頻率抖動信號，但ADC要有足夠的輸出位數(shù)以確保能夠去除輸入信號與量化噪聲的相關性。

4、防止漏電流的技術

應當在清潔、干燥、通風、環(huán)境溫度適宜的條件下使用智能化單片機測控系統(tǒng)。系統(tǒng)受潮后導致絕緣電阻下降，會產(chǎn)生漏電流。輕測使測量誤差增大，控制不靈；重則會造成適中故障，損壞元器件。例如，當印制板受潮時，A/D轉換器輸入阻抗下降，讀數(shù)不準，并且伴有跳數(shù)現(xiàn)象。這也是一些數(shù)字電壓表在雷雨季節(jié)無法正常工作的主要原因。對于受潮的印制板，可用無水酒精擦凈表面，然后用電吹風烘干，以消除漏電。

有些精密集成電路，專門設置了防止極間漏電用的保護環(huán)。例如由美國哈里斯公司生產(chǎn)的ICL7650型斬波自穩(wěn)零式精密運算放大器，HI7195A型帶微處理器的5 1/2位A/D轉換器，均設置了兩個保護環(huán)引出端。設計電路時將兩個保護環(huán)接地，即可消除印制板上輕微漏電對測量所造成的影響。

5、濾波技術

濾波是指從混有干擾或噪聲的信號中獲取有用信號的方法，能實現(xiàn)上述功能的部件叫濾波器。在數(shù)字儀表中常見的濾波器主要有三種：無源濾波器，有源濾波器，數(shù)字濾波器。

1）無源濾波器

無源濾波器是由R、L、C元件構成的，根據(jù)干擾信號的特點，可選低通濾波器、高通濾波器和帶通濾波器。此外還有帶阻濾波器等類型。對于50HZ電磁場干擾，可在測控系統(tǒng)輸入端加一級雙T濾波器。

2）有源濾波器

有源濾波器是包含有源器件（例如晶體管、運算放大器）的各種濾波器。與單純使用R、L、C元件的無源濾波器相比，能省去體積龐大的電感元件，便于實現(xiàn)小型化、集成化。有源濾波器適用于較低頻率的濾波。二階有源帶通濾波器的典型電路參見下圖。 更多鏈接：
電路設計中的抗干擾措施
http://m.anotherwordforlearning.com/bbs/viewthread.php?tid=191064&extra=page%3D1&frombbs=1
保護電路論壇社區(qū)更新了大量精彩的內(nèi)容,可查看：
http://m.anotherwordforlearning.com/bbs/forumdisplay.php?fid=21&page=1
[page]
6、隔離技術

所謂隔離技術，是指將噪聲源與信號線相互隔離開的技術。在單片機系列中經(jīng)常采用光耦合器來實現(xiàn)傳感器與輸入通道的隔離、I/O接口的隔離及內(nèi)部電路的隔離。此外，在遠距離傳輸信號時，也需要采用光電隔離技術。一種采用光電隔離技術的網(wǎng)絡通信接口電路如下圖所示。在對被傳輸?shù)哪M信號進行隔離時，宜選用線性光耦合器，其電流傳輸比接近于常數(shù)。

此外，在測試系統(tǒng)中還經(jīng)常用變壓器隔離，繼電器隔離，貝母隔離等技術。

7、抵制傳輸線上的干擾

傳輸線宜選用雙絞線或同軸電纜屏蔽線，盡管雙絞線的頻帶較窄，但其波阻抗高，抗共模干擾能力強，雙絞線上的每個小環(huán)路的電磁感應用干擾能相互抵消，并且其分布電容較大，可起到積分電容的效果，因此對電磁場具有一定的抵制作用。使用長傳輸線時需要注意阻抗匹配問題。否則傳輸線上會產(chǎn)生反射波，造成信號失真。

8、正確選擇接地點

在單片機測控系統(tǒng)內(nèi)部，大致有6種地線：信號線、模擬地、數(shù)字地、功率地、交流地和屏蔽地。

設計整機電路時應根據(jù)技術條件和實際情況來決定究竟是浮地還是接地，需要采用哪種地線，選擇單點接地還是多點接地。

9、傳感器的屏蔽

在工業(yè)現(xiàn)場使用集成溫度傳感器時，很容易引入干擾。為提高信噪比，可以給傳感器加上屏蔽。有些溫度傳感器，采用TO-52型金屬殼封裝，并且專有一個管腳接管殼。使用時將此腳接地，即可由管殼起來屏蔽作用。對于塑料封裝的集成溫度傳感器，必要時可用薄銅管做外屏蔽，把傳感器裝入后再用環(huán)氧樹脂封固，二者保持絕緣。這種全密封式傳感器特別適合測量液體和蒸氣的溫度。

10、塑料機的屏蔽

目前，采用ABS工程逆料制成的塑料機箱以其造型美觀，攜帶輕便等優(yōu)點，深受人們的青睞。為使機箱具有屏蔽作用，可用噴涂、真空、沉積等方法在機箱內(nèi)表面覆蓋一層導電膜。也可以自己加工屏蔽層，在機箱內(nèi)表面粘粘一層鋁箔，再與公共地連通。

11、元器件的選擇

為降低元器件的噪聲，應盡量采用金屬膜電阻和低噪聲的有源器件。為了減小溫度漂移，全部元件需經(jīng)過高、低溫老化處理。必要時，前級放大器、有源濾波器要加溫度補償電路。A/D轉換器的積分電容應選漏電小、介質(zhì)損耗因數(shù)低的聚丙烯或聚苯乙烯電容。ICL7650型精密運放和IC7660型DC/DC轉換器泵電容，均應采用鉭電容。

能用低速器件就不用高速器件，高速器件只用在關鍵的地方。

12、消噪電路

帶隙基準電壓源是一種作為電壓基準的高穩(wěn)定度電壓源，目前正廣泛用于數(shù)字儀表、智能儀器及測試系統(tǒng)中。在基準電壓輸出端并聯(lián)一只0.1UF的消噪電容，能濾除高頻噪聲。

當電路的輸出狀態(tài)維持不變時允許加到輸入端的噪聲電壓最大值，稱為電壓噪聲容限。噪聲容限愈高，說明器件的抗干擾能力，應盡量CMOS電路來代替TTL電路。CMOS電路的噪聲容限可達電源電壓的40%,而TTL電路大約只有電源電壓的16%。

13、電源即耦電容

單片機測控系統(tǒng)中許多電路都是公用一個直流電源的。這就要求電源線不得在各電路之間引入干擾，并且當負載發(fā)生變化時直流電源線上不應產(chǎn)生波動。但實際上很難做到，因為直流電源的內(nèi)阻抗，并且當負載發(fā)生變化時直流電源線上不應產(chǎn)生波動。但實際上很難做到，因為直流電源的內(nèi)阻抗和電源引線的交流阻抗不可能為零。利用退耦電容不僅能降低直流電源的內(nèi)阻抗，還能避免各電路之間通過電源線相互干擾。

在單片機測控系統(tǒng)中使用了大量的數(shù)字IC，而每片數(shù)字IC本身都是一個脈沖干擾源，它們也會通過電源線相互干擾。解決辦法是在印制板電源進線端并聯(lián)一只10UF~100UF鉭電容進行電源退耦，同時在每個芯片的電源進線端再并聯(lián)一只高頻、低分布的電感的陶瓷電容，容量一般取0.1UF，當頻率超過15MHZ時，可取0.01JF，電路如圖所示。退耦電容的引腳要盡量短。