集成緩沖器的 ADC 通常具有內(nèi)部偏置共模(CM)電平，此電平是電源的一半加上二極管壓降(AVDD/2 + 0.7 V)。不需要外部電路對此電路進行偏置，但必須保持共模電平才能正確使用轉(zhuǎn)換器。對于無緩沖的(開關(guān)電容輸入)轉(zhuǎn)換器，共模偏置通常是模擬電源的一半，即 AVDD/2?？赏ㄟ^多種方式由外部提供。部分轉(zhuǎn)換器具有一個專用引腳，允許設(shè)計人員通過幾個與模擬輸入相連的電阻來提供偏置。或者，設(shè)計人員可以將內(nèi)部偏置連接到變壓器的中心抽頭，或者可以使用電阻分壓器分離模擬電源(電阻從模擬輸入的每個端腳連接到 AVDD 和接地)。在使用轉(zhuǎn)換器的 VREF 引腳之前，請查閱制造商的數(shù)據(jù)手冊或咨詢應(yīng)用支持小組，因為許多基準信息并未提供，不能在沒有外部緩沖器的情況下提供共模偏置。這很誘人，因為您需要的 CM 電壓很容易獲得，但提醒一句—不要這樣做。

 

如果未提供或保持共模偏置，轉(zhuǎn)換器將產(chǎn)生增益和失調(diào)誤差，使總體測量性能下降。轉(zhuǎn)換器可能過早削波，或者根本不會削波，因為轉(zhuǎn)換器達不到滿量程。在轉(zhuǎn)換器之前連接放大器時，共模偏置尤其重要，特別是當應(yīng)用需要直流耦合時。查看放大器的數(shù)據(jù)手冊技術(shù)規(guī)格，確保放大器可以滿足轉(zhuǎn)換器的擺幅和共模電源要求。轉(zhuǎn)換器日益趨向采用更小的工藝尺寸，因此需要更低的電源。使用 1.8 V 電源時，如果需要直流耦合，則放大器需要 0.9 V 的共模電壓。使用 3.3 V 至 5 V 電源電壓的放大器可能無法保持那么低的電平，但是較新的低電壓放大器可以，或者設(shè)計人員可以使用分離電源并在 VSS 引腳上使用負供電軌。然而，這樣做時，記住其他引腳可能也需要連接到負供電軌。相關(guān)信息請參考數(shù)據(jù)手冊和 / 或咨詢直接應(yīng)用支持人員。

 

共模：定義

 

我們首先來看共模電壓的定義。圖 1 顯示了轉(zhuǎn)換器如何查看差模與共模信號。CM 電壓只是信號移動的中點—參見圖 1。您也可以將其視為新中點或零代碼—放大器，通常通過一個 VOCM 引腳或類似的器件，在輸出端建立 CM。不過要小心，這些引腳也有一定的電流和電壓范圍要求。最好查閱一下放大器數(shù)據(jù)手冊，并且 / 或者使用不會使電路內(nèi)部的任何相鄰電路或基準點負荷過重的穩(wěn)定偏置點。不要只是分接一個轉(zhuǎn)換器的基準電壓引腳(VREF)，它通常是轉(zhuǎn)換器滿量程的一半?？赡軣o法提供充分的高精度偏置。謹慎起見，也應(yīng)查閱轉(zhuǎn)換器數(shù)據(jù)手冊上的引腳技術(shù)規(guī)格。一般而言，電阻容差 1%的簡單分壓器和 / 或緩沖器驅(qū)動器之類，可正確設(shè)置放大器的 CM 偏置。

在下面表 1 中簡要列出了如何連接每個應(yīng)用的放大器和轉(zhuǎn)換器，圖 2 顯示了一些正確的電路示例。

 

圖 2. 用于放大器 / 轉(zhuǎn)換器前端的交流耦合與直流耦合應(yīng)用示例

 

共模：已斷開

 

如果未提供或保持共模偏置，轉(zhuǎn)換器將產(chǎn)生增益和失調(diào)誤差，使獲取的總體測量性能下降。簡單地說—轉(zhuǎn)換器輸出將如圖 3 所示，或者略有變化。輸出頻譜的形態(tài)將與過載滿量程輸入相似。這意味著轉(zhuǎn)換器的零點偏離中心，不是最優(yōu)。設(shè)計人員可能會發(fā)現(xiàn)轉(zhuǎn)換器會較早削波或者達不到轉(zhuǎn)換器的滿量程。最近，由于轉(zhuǎn)換器開始使用 1.8 V 電源和更低的電源，這一問題變得更為嚴重。這意味著模擬輸入的 CM 偏置為 0.9 V 或 AVDD/2。并非所有的單電源放大器都支持這樣的低共模電壓，同時還保持相對較好的性能。但是，部分新型放大器已經(jīng)適應(yīng)此類電壓，并在市場上有售。因此，謹慎起見，需查看哪些放大器可以用于您的新設(shè)計。并不是任何舊款放大器都能使用，因為裕量可能非常受限，并且內(nèi)部晶體管可能會開始塌陷。如果將雙電源與放大器配合使用，大多數(shù)情況下應(yīng)該會有充足的裕量來實現(xiàn)適當?shù)?CM 偏置。缺點是增加了一個額外的電源—可能不標準的負電源，這意味著更多的器件和更高的成本。簡單的反相器電路有助于解決這一問題。

 

 

圖 3. 放大器和轉(zhuǎn)換器之間的 CM 不匹配

 

將器件連接起來

 

了解共模和直流耦合之后，我們可以開始組建信號解決方案。例如，ADL5567 是雙通道差分放大器，增益為 20 dB。它具有 4.8 GHz 帶寬，適合連接 GSPS ADC，例如 AD9625，這是 12 位、2.5 GSPS 轉(zhuǎn)換器，具有 JESD204B 8 通道接口。圖 4 所示為整體設(shè)置框圖。

 

 

圖 4. 直流到 WB 放大器 / 轉(zhuǎn)換器信號鏈示例

 

在顯示的該配置中，前端接口針對寬帶采樣進行了優(yōu)化， 同時保留信號的直流成分。由于器件為+5.5 V 耐壓。該設(shè)計使用+3.3 V 和−2 V AVDD 分離電源。這使得放大器的輸出端和 ADC 的輸入端之間共模簡單對齊，兩者均需在 AIN+和 AIN−保持+0.525 V。同樣，注意幾個接地使能的放大器引腳功能(VSS)，單電源現(xiàn)強制設(shè)置為−2 V 供電(新 VSS)。

 

CM 電壓輸出很簡單，但是弄清楚放大器輸入的共模需求可能有點麻煩。需要為接口做兩件事。第一，輸入端 CM 電壓需要配置為 0 V，否則，驅(qū)動放大器失調(diào)將使輸出軌偏向一側(cè)。這將導致圖 3 所描述的性能問題或更嚴重，—將出現(xiàn)放大器和轉(zhuǎn)換器信號鏈交流性能不佳。為此，放大器輸入端的每一側(cè)都需要允許電流流向地面，或該直流耦合案例中 2 V。因此，在每個放大器輸入端添加 2.2 kΩ的電阻來抑制失調(diào)電流。

 

這是它的工作原理：放大器輸出約為 0.525 V，放大器輸入 CM 電壓為 0 V。具有 500 Ω的內(nèi)部反饋電阻和約 50 Ω的輸入電阻使得它看起來有 550 Ω；或在本例中，我們假設(shè)一個 50 Ω源電阻與 100 Ω電阻并聯(lián)，得到 33 Ω。再串聯(lián) 20 Ω增加到 53 Ω。這是串聯(lián)了 500 Ω內(nèi)部反饋電阻或總計 553 Ω。也就是形成了 500 Ω和 53 Ω的 0.525 V 電阻分壓器。反過來，產(chǎn)生了 900 μA (或 0.525/553)的電流。為將此分流至地面或新 VSS 或−2 V，添加 2.2 kΩ電阻或−2 V/2.2 kΩ = 900 μA。

 

第二，輸入為單端輸入且需要適當配置來保持最佳性能，同時維持較低偶數(shù)階失真。同樣，100 Ω與 50 Ω源電阻有效并聯(lián)，得到 33.33 Ω戴維南等效電阻，如前所述。這通常又會反映在 VIN 節(jié)點上，來平衡設(shè)備的輸入，因為它是單端驅(qū)動的。但是，為了改善偶數(shù)階失真，VIN+節(jié)點上的 20 Ω用于保持所有寬帶頻率的低失真。這通過使用特定中頻約 500 MHz 完成，—或參見圖 5 測試示例。由于它是一個迭代的過程，所以會有些乏味。有關(guān)放大器上 SE 到 DIFF 轉(zhuǎn)換的計算和方程，參見 ADA4932 數(shù)據(jù)手冊。圖 6 中所示為信號鏈設(shè)計中最高 2 GHz 輸入頻率的典型交流頻率掃描 性能。

 

圖 5. 典型 FFT 性能@ 507 MHz AIN @ 2500 MSPS

 

 

圖 6. 典型交流頻率掃描性能@ 2500 MSPS

 

值得注意的是，添加了 5.1 nH 電感與電源的正供電軌輸入串聯(lián)。這 有助于通過捕捉和再循環(huán)放大器內(nèi)部的這些不平衡電流來再次提高偶數(shù)階線性度性能與頻率。

 

最后，需要針對放大器和 ADC 之間的前端 BW 優(yōu)化接口。這通常也以迭代的方式完成。但是，對于兩個 IC 之間某些值的設(shè)置有幾點需注意。為了在接口中獲得最佳 BW，請遵循以下規(guī)則。

 

首先，根據(jù)經(jīng)驗和 / 或 ADC 數(shù)據(jù)手冊建議，選擇一個反沖電阻器(RKB)，(本例中為Ω)，通常介于 5 Ω和 36 Ω之間。

 

然后，選擇放大器外部串聯(lián)電阻(RA)。如果放大器差分輸出阻抗在 100 Ω至 200 Ω范圍內(nèi)，RA 應(yīng)小于 10 Ω。如果放大器輸出阻抗為 12 Ω或更低，RA 應(yīng)介于 5 Ω和 36 Ω之間。此時，為 ADL5567 選擇 10 Ω串聯(lián)電阻和阻抗為 10 Ω的差分輸出。

 

放大器輸出的串聯(lián)與并聯(lián)總電阻應(yīng)與放大器的表征負載(RL)接近。這里，圖 4 電路中為 160 Ω，或 2 RA + 2 RKB + RADC = 20 + 40 + 100。ADL5567 具有 200 Ω的 RL，所以如果設(shè)計值偏離放大器的 RL 特性值太多，線性度性能可能出現(xiàn)偏差。

 

最后，將內(nèi)部 ADC 電容 CADC 添加至 10 Ω串聯(lián)電阻后的并聯(lián)電容，來幫助完成內(nèi)部 ADC 采樣網(wǎng)絡(luò)反沖。這也提供了軟低通濾波來減少任何折回帶內(nèi)的寬帶諧波。

 

有關(guān)在放大器和 ADC 之間形成抗混疊濾波器的更完整過程，參見 CN-0227 和 CN-0238。

 

使用上述標準開發(fā)出 2 GHz 通帶平坦度響應(yīng)產(chǎn)品，以捕捉 1st 和 2nd 奈奎斯特區(qū)內(nèi)的頻率，假設(shè)采樣速率為 2.5 GSPS。該設(shè)計的輸入驅(qū)動規(guī)格將為−8 dBm 或 252 mV p-p，假設(shè)在 100 MHz 基準頻率下具有 50 Ω輸入阻抗。這是放大器輸入要求轉(zhuǎn)換器達到滿量程的輸 入滿量程電平。

 

 

圖 7. 典型通帶平坦度性能和輸入驅(qū)動電平

 

結(jié)論

 

在任何直流耦合設(shè)計中，忽略轉(zhuǎn)換器的共模輸入電壓規(guī)格均可引起嚴重問題。如果使用了多個級別，信號鏈中的共模水平必須保持一致，以防止兩個組件相互沖突。如果未正確耦合，其中一個將經(jīng)常在各級間取勝，產(chǎn)生虛假測量。

 

對于交流耦合應(yīng)用，需在兩級之間使用一個耦合電容來打破這種共模不匹配。這樣設(shè)計才能夠優(yōu)化放大器輸出和 ADC 輸入的偏置。

 

否則，系統(tǒng)設(shè)計中需考慮雙電源或電平轉(zhuǎn)換電路，如以上直流耦合設(shè)計中的描述。如需之前的直流耦合分析，請通過 rob.reeder@analog.com, 或 Analog Devices EngineerZone® 與我聯(lián)系。

 

 

參考電路

 

Reeder, Rob. 實現(xiàn)放大器與 ADC 之間的共模融合。 Electronic Design, 2010 年 7 月

 

AN-824，放大器與開關(guān)電容 ADC 接口的諧振匹配方法。

 

Bowick, Chris. RF 電路設(shè)計 . Newnes, 1997 年 2 月。

 

 

高速反沖、無緩沖 ADC、Electronic Design，, July 2011.

 

Quite Universal Circuit Simulator.

 

Nuhertz Technologies, Filter Free Design Program.