如果FPGA設(shè)計中出現(xiàn)時序違規(guī),要怎么辦?
發(fā)布時間:2015-02-04 責(zé)任編輯:sherryyu
【導(dǎo)讀】前面小編為大家講到《時序約束的一些經(jīng)驗》,這一節(jié)中將談?wù)撎砑蛹s束后進(jìn)行綜合,如果出現(xiàn)時序違規(guī),會是哪類情況以及該如何去解決。想學(xué)習(xí)這方面知識的童鞋可千萬別錯過,不然后悔別找我??!
通常來講,一項芯片或者FPGA項目工程走到綜合這一步說是到了尾聲,其實恰恰才是剛剛開始,后面還有很多很多的流程和路要走,所以解決時序違規(guī)問題十分重要,如果這個問題解決不好,后面的流程就沒法往下走,整個項目可能停滯不前,甚至打回到最開始重新進(jìn)行coding,如果在不幸運的話有可能整個項目就會fail,所以時序分析及解決違規(guī)問題則是必須攻克的一個難題。
其實所有的時序問題都可以歸結(jié)為常見的兩類問題:建立時間(setup time)和保持時間(hold time)的問題,關(guān)于他們的定義大家可以百度一下。
1)一般呢,建立時間不滿足往往是由于組合邏輯團(tuán)太大的原因造成的;保持時間不滿足往往是由于組合邏輯團(tuán)太小的原因造成的;建立時間和保持時間都不滿足的情況往往是出現(xiàn)在異步時鐘域中。
2)解決建立時間不滿足的方法有如下:加強(qiáng)約束,重新進(jìn)行綜合,對違規(guī)的路勁進(jìn)行進(jìn)一步的優(yōu)化,但是一般效果可能不是很明顯;降低時鐘的頻率或者提高電路的電壓,但是這個一般是在項目最初的時候決定的,這個時候很難再改變;拆分組合邏輯團(tuán)插入寄存器,增加流水線,這個是常用的方法;盡量減小傳輸?shù)难訒r;換用先進(jìn)的工藝,但是這個一般也不太現(xiàn)實。所以流水線是常用的方法。
3)解決保持時間不滿足的方法有如下:增加邏輯團(tuán)的延時,一般就是在后端的時候插入buffer;減小時鐘的延時。相比建立時間,保持時間的問題一般比較好解決。
4)異步時鐘域的問題:這個一般要單獨依靠異步時鐘域(CDC)處理的方法來解決。
所以整體而言,處理時鐘問題其實就是在處理建立時間,保持時間,異步時鐘等相關(guān)的問題,把這些解決好,后面才能順利的進(jìn)行。
在后續(xù)中,會更為詳細(xì)的,圖文并茂的介紹如何處理建立時間和保持時間的方法,如何處理CDC的問題。希望大家耐心等待!
特別推薦
- 兆易創(chuàng)新GD32F30x STL軟件測試庫獲得德國萊茵TüV IEC 61508功能安全認(rèn)證
- 芯科科技第三代無線開發(fā)平臺引領(lǐng)物聯(lián)網(wǎng)發(fā)展
- MSO 4B 示波器為工程師帶來更多臺式功率分析工具
- 艾為電子推出新一代高線性度GNSS低噪聲放大器——AW15745DNR
- 瑞薩發(fā)布四通道主站IC和傳感器信號調(diào)節(jié)器, 以推動不斷增長的IO-Link市場
- e絡(luò)盟現(xiàn)貨供應(yīng) Abracon 新推出的 AOTA 系列微型鑄型電感器
- 加賀富儀艾電子推出支持Wi-Fi 6和藍(lán)牙的無線局域網(wǎng)/藍(lán)牙組合模塊
技術(shù)文章更多>>
- 讓汽車LED照明無死角,LED驅(qū)動的全面進(jìn)化
- 開關(guān)模式電源問題分析及其糾正措施:晶體管時序和自舉電容問題
- 熱電偶的測溫原理
- 【泰克先進(jìn)半導(dǎo)體實驗室】 遠(yuǎn)山半導(dǎo)體發(fā)布新一代高壓氮化鎵功率器件
- ADALM2000實驗:變壓器
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索