CPU運(yùn)行過程中常常需要中斷正常執(zhí)行的指令流程，跳轉(zhuǎn)去執(zhí)行某段特殊的指令段，接著再恢復(fù)原來的指令序列。MIPS體系結(jié)構(gòu)中稱這樣的過程為異常(Exception)。所有的異常都采用統(tǒng)一的機(jī)制處理。

　　

 

對(duì)于異常情況，需要采取以下3方面的措施：

　　

1.異常檢測(cè)：CPU需要及時(shí)檢測(cè)出哪個(gè)部件發(fā)生了什么異常；一般而言，異常檢測(cè)由各個(gè)模塊進(jìn)行，如加法溢出由加法器在運(yùn)算過程中產(chǎn)生，并在相應(yīng)的流水段被系統(tǒng)控制協(xié)處理器CP0讀入。因此這部分功能不屬于CP0的設(shè)計(jì)范圍。

2.異常處理：CPU按照優(yōu)先級(jí)選擇哪個(gè)異常被處理，并進(jìn)行必要的上下文切換(Context Switch)，為進(jìn)入異常服務(wù)子程序做準(zhǔn)備，保證與該種異常對(duì)應(yīng)的服務(wù)程序被執(zhí)行，并且能夠從中斷處完全恢復(fù)原來的指令執(zhí)行現(xiàn)場(chǎng)。

3.異常服務(wù)：執(zhí)行異常服務(wù)子程序，這部分主要由軟件(操作系統(tǒng))來完成。

　　

　　

與傳統(tǒng)的異常/中斷處理機(jī)制相比，在MIPS 4Kc體系結(jié)構(gòu)下的異常處理需要特別考慮3個(gè)因素。

　　

　　

本設(shè)計(jì)采用五段流水線設(shè)計(jì)，即每條指令的執(zhí)行一般都經(jīng)過IF(取指)、DE(指令譯碼)、EX(指令執(zhí)行)、MEM(訪問存儲(chǔ)器)和WB(數(shù)據(jù)寫回R.F.)五個(gè)步驟。因?yàn)橹噶顒?dòng)作被分割，所以異常源也被分割到各個(gè)流水線段。例如：加法溢出異常只能在EX被檢測(cè)到。

　　

　　

精確異常處理是指在發(fā)生異常時(shí)，僅僅對(duì)發(fā)生異常的指令或其后面的指令進(jìn)行異常處理；而其前面的指令要保證能夠正常結(jié)束。所謂“精確”，是指受到異常處理影響的只有產(chǎn)生異常條件的那條指令，所有在此之前的指令在異常被處理前都將被執(zhí)行完成。異常處理結(jié)束后仍將從發(fā)生異常的指令開始繼續(xù)執(zhí)行。

　　

　　

對(duì)于多進(jìn)程操作系統(tǒng)，至少要區(qū)分兩種進(jìn)程：有特權(quán)的操作系統(tǒng)“核心”進(jìn)程和一般程序的“用戶”進(jìn)程。當(dāng)CPU檢測(cè)到異常發(fā)生時(shí)，指令執(zhí)行的正常順序會(huì)被暫停，處理器進(jìn)入核心模式。當(dāng)異常服務(wù)子程序執(zhí)行完后，CPU從斷點(diǎn)中恢復(fù)現(xiàn)場(chǎng)，繼續(xù)執(zhí)行原指令序列。

　　

　　

根據(jù)上述分析可以確定，硬件異常處理流水線的主要任務(wù)有3個(gè)：更新相應(yīng)的CP0寄存器，即寫CP0寄存器；保存發(fā)生異常的指令地址，或當(dāng)異常指令在延遲槽時(shí)，保存引起延遲槽的跳轉(zhuǎn)指令地址；選擇異常服務(wù)子程序的入口地址。

　　

CP0寄存器記錄了CPU當(dāng)前的狀態(tài)，因此，對(duì)CP0寄存器的寫就是對(duì)CPU狀態(tài)的改變，需要進(jìn)行嚴(yán)格的控制。而且對(duì)寄存器的寫是影響關(guān)鍵路徑的主要因素。因此本文主要論述對(duì)CP0寄存器寫操作的設(shè)計(jì)。

 

每個(gè)寄存器或寄存器某些位的寫操作都是由一個(gè)或一組異常事件是否發(fā)生而決定的。為此每一個(gè)流水段產(chǎn)生并被接收的異常都將被編碼，稱為異常編碼，并在段與段之間進(jìn)行傳遞，直到MEM段。在MEM段，異常編碼被用于產(chǎn)生對(duì)CP0寄存器的寫使能信號(hào)，需要進(jìn)行復(fù)雜的解碼使MEM段變長(zhǎng)，這成為提高整個(gè)CPU速度的瓶頸。為了減少這個(gè)瓶頸，可增加專門用于產(chǎn)生寫使能信號(hào)的邏輯。每一級(jí)流水線產(chǎn)生的異常直接產(chǎn)生寫使能，并經(jīng)過簡(jiǎn)單的優(yōu)先級(jí)比較，不管它是由哪個(gè)異常類型產(chǎn)生的，均產(chǎn)生1位的寫使能信號(hào)。那么，在MEM段就可以避免復(fù)雜的解碼，直接產(chǎn)生對(duì)相關(guān)CP0寄存器的寫使能信號(hào)。這一方案采用了以空間換時(shí)間的方法：縱向的執(zhí)行時(shí)間減少了，而橫向則需要增加寫使能判別邏輯。增加邏輯功能意味著需要占用更多的芯片面積，考慮到CP0模塊處于整個(gè)CPU的邊緣，而且全定制物理設(shè)計(jì)可以大大縮減芯片面積，因此該方案具有可行性。

　　

　　

在深亞微米級(jí)的集成電路芯片里，器件(晶體管)本身對(duì)時(shí)延的貢獻(xiàn)已越來越小，主要延遲在于連線延遲。由于CP0功能的特殊性，它和存儲(chǔ)管理單元 MMU、指令計(jì)數(shù)單元PC都有很多連線，這些連線很可能處于全芯片的關(guān)鍵路徑上；而且由于CP0邏輯比較復(fù)雜，按照標(biāo)準(zhǔn)單元法自動(dòng)布局布線生成的模塊自身面積就很大，某些連線在CP0內(nèi)部就要走很多彎路，可能造成很大的延時(shí)。所以決定采用全定制方法設(shè)計(jì)CP0的數(shù)據(jù)通路，以方便控制連線的走向和布局。

　　

　　

數(shù)字電路系統(tǒng)的正常運(yùn)作過程中存在數(shù)據(jù)流(包括一般意義上的數(shù)據(jù)、指令和地址)和控制流。而數(shù)據(jù)流和控制流是相對(duì)獨(dú)立的：數(shù)據(jù)流實(shí)現(xiàn)的邏輯相對(duì)簡(jiǎn)單，但有很多位數(shù)據(jù)并行；而控制流的邏輯較復(fù)雜，絕大多數(shù)是1位或幾位的控制信號(hào)。因此，控制通路一般不采用全定制設(shè)計(jì)；而數(shù)據(jù)通路的全定制設(shè)計(jì)就具有高性能、低功耗、低成本的優(yōu)勢(shì)。

　　

協(xié)助TLB進(jìn)行虛實(shí)地址轉(zhuǎn)換是CP0的主要功能之一。TLB屬于系統(tǒng)的特權(quán)資源，只有CP0有權(quán)對(duì)其進(jìn)行訪問，因此CP0與TLB之間的連線較多，數(shù)據(jù)交換的時(shí)延也比較關(guān)鍵。同時(shí)，PC模塊與CP0的數(shù)據(jù)交換也非常重要。因此，CP0單元在版圖上最好同時(shí)靠近TLB和PC模塊。本設(shè)計(jì)將CP0中與TLB相關(guān)的邏輯與寄存器獨(dú)立為CP0T，放在MMU與PC模塊之間；CP0的其余部分歸為CP0E，放在PC下部，也就是整塊芯片的最下端。如下圖所示?！　?/div> [page]