- 討論負(fù)載點(diǎn)消費(fèi)類電子設(shè)備的電源管理解決方案
- 針對(duì)內(nèi)核與I/O上電時(shí)序提供建議的時(shí)序指南
- 使用高阻抗鋁電容或低阻抗陶瓷輸出大電容
技術(shù)進(jìn)步
由于更高的集成度、更快的處理器運(yùn)行速度以及更低的價(jià)格目標(biāo),針對(duì)數(shù)字電視、線纜調(diào)制解調(diào)器以及機(jī)頂盒的負(fù)載點(diǎn)(POL)處理器電源設(shè)計(jì)變得越來越具挑戰(zhàn)性。多年來,隨著集成度的提高和工藝技術(shù)的進(jìn)步,設(shè)計(jì)旨在用于消費(fèi)類電子應(yīng)用的數(shù)字處理器和模擬ASIC受益匪淺。現(xiàn)在,工藝技術(shù)的進(jìn)步也可用于現(xiàn)成的負(fù)載點(diǎn)電源管理電路。本文將討論一些電源管理設(shè)計(jì)所面臨的挑戰(zhàn),如:選擇最佳的輸出電容、解決排序問題以及最少化部件數(shù)量等問題。為了解決這些問題,通過利用可保持系統(tǒng)低成本的電源管理器件工藝技術(shù)的進(jìn)步,TI開發(fā)出了一款新型雙通道、降壓DC/DC轉(zhuǎn)換器。現(xiàn)在只需要電源設(shè)計(jì)的基礎(chǔ)知識(shí)就可以設(shè)計(jì)出一款高性能電源,從而使設(shè)計(jì)師將主要精力放在其他重要方而,以使其消費(fèi)類電子產(chǎn)品更成功、成本更低而且功能更強(qiáng)大。
非便攜式消費(fèi)類電子設(shè)備都是由不同類型的AC/DC電源供電的。例如:線纜調(diào)制解調(diào)器是由一個(gè)簡(jiǎn)單的墻上適配器供電的,而液晶電視則在其機(jī)殼中集成了一個(gè)具有功率因數(shù)校正(PFC)功能的、可提供數(shù)百瓦功率的比較復(fù)雜的電源。在上述每個(gè)AC/DC電源中,根據(jù)具有較大負(fù)載電流的系統(tǒng)所需要的最高DC電壓,AC電源可轉(zhuǎn)換為常見的DC電壓,如:5V、12V或24V。其負(fù)載可以是線驅(qū)動(dòng)器、冷陰極燈管(CCFL)背光逆變器或凋諧器模塊。
對(duì)于消費(fèi)類應(yīng)用而言,將兩個(gè)電源集成到一個(gè)芯片上,并采用低引腳數(shù)量的小型封裝具有諸多好處。大多數(shù)消費(fèi)類應(yīng)用都需要多個(gè)低電壓軌來為邏輯電路供電。在這些應(yīng)用中,雙通道轉(zhuǎn)換器可以將單個(gè)控制器和兩個(gè)轉(zhuǎn)換器的MOSFET組合在一個(gè)緊湊型器件中。許多ASIC和處理器都需要內(nèi)核電壓和I/O電壓,這可能存在排序要求。一款雙通道輸出DC/DC轉(zhuǎn)換器可以將電路集成,以實(shí)現(xiàn)輸出電壓排序要求的輕松實(shí)施。減少DC/DC轉(zhuǎn)換器的數(shù)量可以從多方面節(jié)約成本,例如:由于在電路板上焊接組件數(shù)量的減少,從而加速了產(chǎn)品上市進(jìn)程,簡(jiǎn)化了設(shè)計(jì)、降低了采購(gòu)限制并提高了可靠性。
要使雙通道、高電流DC/DC轉(zhuǎn)換器成為現(xiàn)實(shí)的技術(shù)需要考慮諸多設(shè)計(jì)因素。由于在一個(gè)封裝中包含了兩個(gè)轉(zhuǎn)換器,所以要保持器件的低功耗就是一個(gè)很人的挑戰(zhàn)。如欲實(shí)現(xiàn)較小的電路面積,低阻抗MOSFET的集成至關(guān)重要,但同時(shí)還要滿足轉(zhuǎn)換器封裝的散熱要求。不幸的是,降低電源MOSFET的導(dǎo)通電阻就意味著增大硅裸片的面積,此舉會(huì)增加芯片的尺寸和成本。DC/DC轉(zhuǎn)換器廠商經(jīng)常面臨著這樣進(jìn)退兩難的僵局:要么縮小MOSFET的尺寸以滿足芯片小型封裝的要求,要么增大MOSFET的尺寸以降低功耗并提高效率。借助一流的工藝技術(shù),TPS54386在尺寸與效率之間實(shí)現(xiàn)了平衡――小型14引腳HTSSOP封裝中每個(gè)MOSFET的導(dǎo)通電阻為85mΩ。對(duì)于消費(fèi)類電子設(shè)計(jì)師來說,將同類競(jìng)爭(zhēng)產(chǎn)品寬輸入電壓范圍的DC/DC轉(zhuǎn)換器的導(dǎo)通電阻進(jìn)行比較,并對(duì)其效率進(jìn)行測(cè)量以確保獲得最佳值是個(gè)不錯(cuò)的想法。圖1顯示了一款用于雙通通道輸出DC/DC轉(zhuǎn)換器的典型應(yīng)用電路,該轉(zhuǎn)換器具有集成的高壓側(cè)MOSFET。
[page]
雖然使用雙通道轉(zhuǎn)換器有諸多好處,但相似的單通道DC/DC轉(zhuǎn)換器通常也有很廣的市場(chǎng)前景。當(dāng)兩個(gè)低壓輸出的目標(biāo)負(fù)載之間相隔很火的距離時(shí),使用兩個(gè)單通道控制器要比使用一個(gè)雙通道轉(zhuǎn)換器好的多。在高電流的情況下,PWB線跡的電阻會(huì)降低負(fù)載的輸出電壓。這樣就會(huì)影響電源的穩(wěn)壓精度和功耗。在完成電路布局之前,對(duì)電路板做一個(gè)精心的規(guī)劃有助于確定是采用一個(gè)雙通道轉(zhuǎn)換器,還是采用兩個(gè)單通道轉(zhuǎn)換器更好些。
排序
越來越多的處理器廠商開始針對(duì)內(nèi)核與I/O上電時(shí)序提供建議的時(shí)序指南。除了可以滿足內(nèi)核與I/O上電時(shí)序要求以外,對(duì)電源進(jìn)行排序還有助于降低啟動(dòng)時(shí)的浪涌電流。當(dāng)多個(gè)電源軌同時(shí)啟動(dòng)時(shí),對(duì)主電源就提出了更高的要求。如果在大電流充電(charging bulk)時(shí)伴隨著電流消耗(current draw),且旁路電容非常大,那么主電源可能會(huì)跳變至電流限制設(shè)置值,從而導(dǎo)致其關(guān)斷。交錯(cuò)電壓軌有助于最少化與浪涌電流有關(guān)的問題。為了解決這些問題,圖1所示的雙通道轉(zhuǎn)換器提供了單獨(dú)開啟的引腳,以適應(yīng)具體的啟動(dòng)順序。在向電源輸入引腳施加電壓以后,可能會(huì)使用一個(gè)與啟動(dòng)引腳相連的R-C電路來延遲相關(guān)輸出的開啟。此外,排序引腳還允許用戶選擇順序排序或比例排序。對(duì)于比例排序而言,每個(gè)輸出端都會(huì)在進(jìn)入穩(wěn)壓的同時(shí),以最終輸出電壓決定的比例斜坡上升(見圖2)。而對(duì)于順序排序而言,當(dāng)一個(gè)輸山端實(shí)現(xiàn)穩(wěn)壓以后,另一個(gè)輸出端才開始啟動(dòng)。通過SEQ引腳,用戶可以對(duì)其中的任何一個(gè)輸出端進(jìn)行編程,以使輸出端先完成斜坡上升。如果需要的話,開啟引腳可以實(shí)現(xiàn)單獨(dú)轉(zhuǎn)換。
近年來,將兩個(gè)輸出電壓轉(zhuǎn)換為異相的技術(shù)得到廣泛青睞。實(shí)現(xiàn)兩個(gè)獨(dú)立電壓穩(wěn)壓器在一個(gè)系統(tǒng)中的運(yùn)行可以共享一個(gè)輸入電容,并以單個(gè)轉(zhuǎn)換器頻率2倍的比例吸收(draw)紋波電流。當(dāng)以180°的相位差運(yùn)行這兩個(gè)電壓穩(wěn)壓器時(shí),總RMS輸入電流被降低了,從而減少了所需輸入電容的數(shù)量。在此情況下,振蕩器頻率也實(shí)現(xiàn)了內(nèi)部穩(wěn)定(該頻率是轉(zhuǎn)換頻率的2倍)。這兩個(gè)輸出端在內(nèi)部實(shí)現(xiàn)了交互轉(zhuǎn)換周期運(yùn)行(即以180°的相位差運(yùn)行)。該技術(shù)減少了大體積電容的數(shù)量,因此降低了系統(tǒng)成本。此外,通過消除兩個(gè)轉(zhuǎn)換器之間的拍頻(beatfrequency),同步技術(shù)還減少了EMI。
DC/DC轉(zhuǎn)換器可以用來實(shí)施反饋網(wǎng)絡(luò)中的內(nèi)部或外部補(bǔ)償。外部補(bǔ)償提供了選擇各種電感與電容組合的靈活性,但是對(duì)于那些不擅長(zhǎng)模擬設(shè)計(jì)的數(shù)字設(shè)計(jì)師來說,控制環(huán)路補(bǔ)償與穩(wěn)定性判斷標(biāo)準(zhǔn)無(wú)疑是非常麻煩的。在此方法中,首先是要選擇LC濾波器,然后再?zèng)Q定補(bǔ)償網(wǎng)絡(luò)。內(nèi)部補(bǔ)償不但簡(jiǎn)化了設(shè)計(jì),而且減少了外部組件的數(shù)量,但是設(shè)計(jì)師必須在一定的LC組件范圍內(nèi)進(jìn)行選擇。因此,必須選擇適當(dāng)?shù)腖C濾波器,以保持穩(wěn)定性。為了降低設(shè)計(jì)和生產(chǎn)成本,該轉(zhuǎn)換器集成了補(bǔ)償組件。這樣就可以在提供選擇電感和輸出電容值靈活性的同時(shí),減少組件的總數(shù)量。
[page]
使用高阻抗鋁電容或低阻抗陶瓷輸出大電容
由于成本較低,鋁電解質(zhì)電容在消費(fèi)類電子領(lǐng)域非常受歡迎。鋁電解質(zhì)電容具有相對(duì)較高的等效串聯(lián)電阻(ESR),其阻值隨著溫度的改變會(huì)發(fā)生很大的變化,但是可提供大電容。為了降低總ESR(隨之而來的是降低輸出紋波電壓),必須將若干個(gè)鋁電解質(zhì)電容并聯(lián)起來,這樣會(huì)占用較多的空間。而相對(duì)較小的陶瓷電容則可以和鋁電容并聯(lián),以降低紋波電壓。無(wú)論采用哪種方法,都必須對(duì)功率級(jí)進(jìn)行適當(dāng)?shù)难a(bǔ)償。有了內(nèi)部補(bǔ)償組件的幫助,如果在輸出濾波器中采用了一個(gè)高ESR電容,那么在環(huán)路響應(yīng)中就會(huì)引入一個(gè)零點(diǎn),這樣會(huì)導(dǎo)致環(huán)路的不穩(wěn)定。通過引入一個(gè)極點(diǎn)(該極點(diǎn)的單個(gè)小型陶瓷電容與較低的分壓電阻并聯(lián)),該零點(diǎn)可以被輕松地去除。
最新的陶瓷電容技術(shù)已將電容值大大提高,并降低了成本。低ESR陶瓷電容將被用于較高的轉(zhuǎn)換頻率,并且是鋁電解質(zhì)電容的替代解決方案。在使用具有內(nèi)部補(bǔ)償器件的低ESR陶瓷電容時(shí),需要在反饋網(wǎng)絡(luò)中添加一個(gè)零點(diǎn)以減小交叉頻率(crossover frcquency)處的增益斜坡,并提供一個(gè)相位升壓??梢酝ㄟ^將一個(gè)小型電容與上面的分壓電阻井聯(lián)來添加一個(gè)零點(diǎn)。
結(jié)語(yǔ)
元器件集成度的提高使數(shù)字設(shè)計(jì)師可以專注于主要工作,而將更多的設(shè)計(jì)任務(wù)留給電源芯片廠商。通過在一個(gè)芯片上集成多個(gè)轉(zhuǎn)換器、集成排序方案并使用低成本濾波器,DC/DC轉(zhuǎn)換器廠商實(shí)現(xiàn)了多種功能的集成,從而降低了成本和復(fù)雜度。