我們知道穩(wěn)定的供電電壓是芯片正常工作的基本條件。當(dāng)芯片工作電流由電源輸出，流經(jīng)電源分配網(wǎng)絡(luò)到達(dá)芯片端時(shí)就會(huì)在芯片端造成一定的直流壓降和瞬態(tài)噪聲。一般來說，直流壓降和瞬態(tài)壓降之和必須小于芯片允許的最大電壓波動(dòng)幅度。那么造成器件電壓波動(dòng)的根源有哪些方面：一是器件在高速開關(guān)狀態(tài)下，瞬態(tài)交流電流過大，二是在電流回路上存在阻抗和諧振。

 

電源噪聲是由電流回路阻抗和瞬態(tài)電流共同作用引起的。在PCB設(shè)計(jì)實(shí)際運(yùn)用中，控制電源噪聲的關(guān)鍵就是降低電源回路的阻抗。

 

 

<a> 完整的開關(guān)電源的回流路徑一般包含有四個(gè)：

 

1，電源開關(guān)交流回路
 

2，輸出整流交流回路
 

3，輸入信號(hào)源電流回路
 

4，輸出負(fù)載電流回路

 

而在我們PCB板上設(shè)計(jì)的Mos管開關(guān)電源的實(shí)際電流回路包含的是下面三個(gè)回路：

 

1、電源輸入輸出的回路；
 

2、輸入輸出與電源芯片內(nèi)部的回路；
 

3、氣放管充電放的回路（部分開關(guān)電源有）明白了這些電源的返回路徑，我們就不難理解設(shè)計(jì)時(shí)為什么要輸入輸出的濾波電容要共地，然后為什么電源芯片的地也要和輸入輸出的地共在一起。

 

 

LDO電源回流路徑比較簡(jiǎn)單：輸入輸出的回流，LDO芯片與輸入的回流。如圖可以看的很清晰

 

設(shè)計(jì)項(xiàng)目的時(shí)候電源的入口通常是connector，然后經(jīng)過濾波電容輸出，但是這里我們?cè)O(shè)計(jì)的時(shí)候也應(yīng)注意它的回流。需要最短回流設(shè)計(jì)。對(duì)于控制芯片電源的輸入也要考慮與芯片地的回流。最好保證芯片電源輸入的電容的地與芯片的地盡可能的短。

 

眾所周知，完整的地平面是最好的參考平面，那么完整的電源平面是否可以起到同樣的效果了？是不是所有的信號(hào)都是以地平面為參考是最佳的呢？

 

<a>對(duì)多數(shù)信號(hào)而言，信號(hào)必須回到發(fā)送端器件的GND才能完成回路，若參考平面為電源平面，則信號(hào)的返回路徑為電源層，到達(dá)發(fā)送端后，還需由電源平面回到地平面才能完成回路。在實(shí)踐我們可以認(rèn)為回流信號(hào)通過最近的旁路電容從電源層流回了地層。如下圖所示。

<b>接著該分析電源地的緊耦合了。我們知道若電源層與地層之間的距離較近，耦合大且阻抗小，則這種回流方式與地平面的回流方式幾乎沒有差別。若距離較遠(yuǎn)，它們之間的耦合較差，造成阻抗偏大，則該阻抗對(duì)信號(hào)的回流存在一定的影響。這也是電源和地需緊耦合的原因之一。

 

<c>之前我們的高速先生闡釋過平面緊耦合的原因是因?yàn)闇p小Lbelow，讓電容能更好的發(fā)揮全局特性。更詳細(xì)的介紹可以參考高速先生前期的文檔。

 

 

如果我們采用交替的電源和地平面隔離布線層，那么返回的電流總是流過最近的平面，并且會(huì)穿過很多旁路電容，因?yàn)樗麄冞B接在電源和地平面之間。這種設(shè)計(jì)不好，因?yàn)槿魏坞娏髁鬟^旁路電容器時(shí)都會(huì)在它兩端產(chǎn)生電壓。這些電壓會(huì)在電源和地平面產(chǎn)生非常顯著的輻射，增加了輻射噪聲問題。

 

<d>當(dāng)然存在的一些特例不要忽略，比如說某些高速走線，如某些DDR SDRAM顆粒的控制，地址信號(hào)，會(huì)有以2.5V電源而不是地平面作為參考。這里設(shè)計(jì)先生就不講了。