你的位置:首頁(yè) > 電源管理 > 正文

充分挖掘SiC FET的性能

發(fā)布時(shí)間:2022-03-10 來(lái)源:UnitedSiC 責(zé)任編輯:wenwei

【導(dǎo)讀】性能是一個(gè)主觀術(shù)語(yǔ),它可以用許多你喜歡的方式衡量,但是在功率轉(zhuǎn)換界,它歸結(jié)為兩個(gè)相互依賴(lài)的主要值,即效率和成本?,F(xiàn)在,作為半導(dǎo)體開(kāi)關(guān)材料,硅在導(dǎo)電和動(dòng)態(tài)損耗性能方面已經(jīng)到達(dá)了極限,這已經(jīng)是一個(gè)常識(shí)了,因此越來(lái)越多的人考慮采用碳化硅和氮化鎵寬帶隙技術(shù)來(lái)實(shí)現(xiàn)更好的性能。這兩種材料具有更好的介質(zhì)擊穿特性,從而可以打造更薄、摻雜更重、導(dǎo)通電阻更低的阻擋層,同時(shí),更小的晶粒體積還可降低器件電容,從而降低動(dòng)態(tài)損耗。


功率轉(zhuǎn)換器的性能通常歸結(jié)到效率和成本上。實(shí)際示例證明,在模擬工具的支持下,SiC FET技術(shù)能兼顧這兩點(diǎn)。

                 

性能是一個(gè)主觀術(shù)語(yǔ),它可以用許多你喜歡的方式衡量,但是在功率轉(zhuǎn)換界,它歸結(jié)為兩個(gè)相互依賴(lài)的主要值,即效率和成本。現(xiàn)在,作為半導(dǎo)體開(kāi)關(guān)材料,硅在導(dǎo)電和動(dòng)態(tài)損耗性能方面已經(jīng)到達(dá)了極限,這已經(jīng)是一個(gè)常識(shí)了,因此越來(lái)越多的人考慮采用碳化硅和氮化鎵寬帶隙技術(shù)來(lái)實(shí)現(xiàn)更好的性能。這兩種材料具有更好的介質(zhì)擊穿特性,從而可以打造更薄、摻雜更重、導(dǎo)通電阻更低的阻擋層,同時(shí),更小的晶粒體積還可降低器件電容,從而降低動(dòng)態(tài)損耗。與硅相比,寬帶隙器件損耗更低,但是實(shí)際上,寬帶隙器件也有某些方面較差,如SiC MOSFET和GaN HEMT晶體管通常需要嚴(yán)格控制柵極驅(qū)動(dòng)條件才能實(shí)現(xiàn)最佳性能。這些器件與硅開(kāi)關(guān)相比還有一系列不同之處,因而帶來(lái)了困難,如SiC MOSFE柵極閾值的可變性和遲滯,以及GaN缺少雪崩額定值。


SiC FET接近理想開(kāi)關(guān)


實(shí)際開(kāi)關(guān)接近理想開(kāi)關(guān),卻不一定有巨大的進(jìn)步。如果簡(jiǎn)單的豎直溝槽SiC JFET與硅MOSFET結(jié)合,您可以獲得更低的標(biāo)準(zhǔn)化整體損耗、一個(gè)簡(jiǎn)單的非臨界柵極驅(qū)動(dòng)和一個(gè)有高雪崩額定值和短路額定值的可靠部件。這個(gè)器件就是SiC FET共源共柵,如圖1(右)所示,與左側(cè)的SiC MOSFET形成對(duì)比。在SiC FET中,SiC MOSFET中的溝道電阻Rchannel被低壓硅MOSFET的電阻所取代,后者的反轉(zhuǎn)層電子遷移率要好得多,損耗也因此更低。SiC FET的晶粒面積相對(duì)較小,尤其是在與一同封裝的堆疊在頂部的Si MOSFET配合使用時(shí)。


1647002512459641.jpg

【圖1:SiC MOSFET(左)和SiC FET(右)結(jié)構(gòu)對(duì)比】

 

在現(xiàn)實(shí)中,對(duì)比性能的最好方法是對(duì)比“性能表征”(FoM),它們結(jié)合了給定晶粒體積下在不同應(yīng)用中的導(dǎo)電損耗和開(kāi)關(guān)損耗,晶粒體積對(duì)于每個(gè)晶圓的產(chǎn)量和隨之變化的成本很重要。圖2顯示的是選擇,它對(duì)比了可用的650V SiC MOSFET與UnitedSiC制造的750V第4代SiC FET。RDS(ON) xA,即單位面積的導(dǎo)通電阻是一個(gè)關(guān)鍵性能表征,值低表明晶粒面積較小,給定損耗性能下每個(gè)晶圓的產(chǎn)量較高。另一個(gè)性能表征RDS(ON)xEOSS,即導(dǎo)通電阻與輸出開(kāi)關(guān)能量的乘積,它是表示導(dǎo)電損耗和開(kāi)關(guān)損耗之間的權(quán)衡的特性,在硬開(kāi)關(guān)應(yīng)用中很重要。性能表征RDS(ON)xCOSS (tr)將導(dǎo)通電阻與跟時(shí)間有關(guān)的輸出電容關(guān)聯(lián)起來(lái),表明在高頻軟開(kāi)關(guān)電路中的相對(duì)效率性能。還有一個(gè)重要比較是整體二極管的前向壓降。在SiC FET中,VF是Si MOSFET體二極管壓降與第三象限JFET電阻性壓降之和,值約為1到1.5V。對(duì)于SiC MOSFET,該參數(shù)值可能超過(guò)4V,在電流通過(guò)整體二極管換向的應(yīng)用中,這會(huì)導(dǎo)致開(kāi)關(guān)死區(qū)時(shí)間內(nèi)有顯著導(dǎo)電損耗。


圖中所示的導(dǎo)通電阻相關(guān)性能表征是25°C和125°C下的值,表明在真實(shí)條件下SiC FET的性能非常好。

 

1647002496941967.jpg

【圖2:SiC FET和SiC MOSFET的性能表征比較】


3.6kW SiC FET圖騰柱PFC級(jí)演示工具實(shí)現(xiàn)99.3%的效率峰值


也許最能證明SiC FET性能的情況是在典型應(yīng)用中,即在圖騰柱PFC級(jí)中。長(zhǎng)久以來(lái),該電路都是交流線路整流與功率因數(shù)校正結(jié)合后的潛在高效解決方案,但是大功率和硅MOSFET技術(shù)下的硬開(kāi)關(guān)才是不可接受的動(dòng)態(tài)損耗的產(chǎn)生原因。SiC FET可解決這個(gè)問(wèn)題,且UnitedSiC提供的3.6kW演示工具表明在230V交流電下會(huì)達(dá)到99.3%的效率峰值,這使得80+鈦金系統(tǒng)效率額定值更容易實(shí)現(xiàn)(圖3)。在電路的“快速”支路的兩個(gè)18歐SiC FET的任何一個(gè)中,都只有8W損耗,而硅MOSFET用作“慢”支路中的同步交流線路整流器。它們可以被硅二極管取代,讓解決方案的成本更低,同時(shí)仍實(shí)現(xiàn)99%以上的效率。該圖還表明了使用并聯(lián)的60歐SiC FET實(shí)現(xiàn)的結(jié)果,或每個(gè)快速支路開(kāi)關(guān)使用一個(gè)18歐SiC FET實(shí)現(xiàn)的結(jié)果。

 

1647002478556216.jpg

【圖3:使用SiC FET的3.6kW TPPFC級(jí)實(shí)現(xiàn)的效率】


模擬工具讓SiC FET選擇變得簡(jiǎn)單


UnitedSiC的“FET-Jet”計(jì)算器讓選擇最佳SiC FET部件來(lái)實(shí)現(xiàn)最佳性能變得簡(jiǎn)單。它是免費(fèi)使用的在線工具,允許用戶(hù)從一系列整流器、逆變器和隔離和非隔離直流轉(zhuǎn)直流拓?fù)渲羞x擇他們計(jì)劃使用的設(shè)計(jì)。然后用戶(hù)輸入運(yùn)行規(guī)格,從UnitedSiC的系列SiC FET和二極管中選擇器件。該工具可以立即計(jì)算效率、組件損耗以及導(dǎo)電損耗占比和開(kāi)關(guān)損耗占比、結(jié)溫上升等。并聯(lián)器件的效果會(huì)得到支持,還可以規(guī)定實(shí)際散熱器性能。


模擬結(jié)果和實(shí)際示例表明,SiC FET可以顯著提升功率轉(zhuǎn)換器的性能。文章開(kāi)始處就說(shuō)過(guò),成本也是一個(gè)因素,當(dāng)考慮系統(tǒng)效果時(shí),SiC FET也能勝出,它的較高效率和較快開(kāi)關(guān)速度可以降低散熱和磁性元件的體積與成本,從而降低系統(tǒng)平衡和擁有成本。



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:


BMS電池管理系統(tǒng)SOC算法

如何為衛(wèi)星應(yīng)用選擇合適的LDO

通過(guò)更高的輸出功率和H級(jí)控制打造身臨其境的汽車(chē)音頻體驗(yàn)

如何使用LTspice對(duì)復(fù)雜電路的統(tǒng)計(jì)容差分析進(jìn)行建模

如何避免功率MOSFET發(fā)生寄生導(dǎo)通?

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉