【導(dǎo)讀】三星和臺(tái)積電這一對(duì)冤家近期在半導(dǎo)體制程上你追我趕，進(jìn)度不相上下。雙方均想憑借先進(jìn)的技術(shù)搶得圓代工中的大部分訂單，戰(zhàn)爭主要爆發(fā)在14與16納米之間。對(duì)外行來說，這兩納米的差距似乎并不大，其實(shí)不然。這其中的差距在哪？縮小制程面臨著那些難處？又有哪些優(yōu)勢？下面大家就隨小編一起來看看吧。
納米到底有多細(xì)微?
在開始之前，要先了解納米究竟是什么意思。在數(shù)學(xué)上，納米是0.000000001公尺，但這是個(gè)相當(dāng)差的例子，畢竟我們只看得到小數(shù)點(diǎn)后有很多個(gè)零，卻沒有實(shí)際的感覺。如果以指甲厚度做比較的話，或許會(huì)比較明顯。
用尺規(guī)實(shí)際測量的話可以得知指甲的厚度約為0.0001公尺（0.1毫米），也就是說試著把一片指甲的側(cè)面切成10萬條線，每條線就約等同于1納米，由此可略為想像得到1納米是何等的微小了。
知道納米有多小之后，還要理解縮小制程的用意，縮小電晶體的最主要目的，就是可以在更小的晶片中塞入更多的電晶體，讓晶片不會(huì)因技術(shù)提升而變得更大；其次，可以增加處理器的運(yùn)算效率；再者，減少體積也可以降低耗電量；最后，晶片體積縮小后，更容易塞入行動(dòng)裝置中，滿足未來輕薄化的需求。
再回來探究納米制程是什么，以14納米為例，其制程是指在晶片中，線最小可以做到14納米的尺寸，下圖為傳統(tǒng)電晶體的長相，以此作為例子?？s小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個(gè)部分才能達(dá)到這個(gè)目的？圖1（a）中的L就是我們期望縮小的部分。藉由縮小閘極長度，電流可以用更短的路徑從Drain端到Source端（有興趣的話可以利用Google以MOSFET搜尋，會(huì)有更詳細(xì)的解釋）。
此外，電腦是以0和1作運(yùn)算，要如何以電晶體滿足這個(gè)目的呢?做法就是判斷電晶體是否有電流流通。當(dāng)在Gate端（綠色的方塊）做電壓供給，電流就會(huì)從Drain端到Source端，如果沒有供給電壓，電流就不會(huì)流動(dòng)，這樣就可以表示1和0。
尺寸縮小有其物理限制
不過，制程并不能無限制的縮小，當(dāng)我們將電晶體縮小到20納米左右時(shí)，就會(huì)遇到量子物理中的問題，讓電晶體有漏電的現(xiàn)象，抵銷縮小L時(shí)獲得的效益。作為改善方式，就是導(dǎo)入FinFET（Tri-Gate）這個(gè)概念，如右上圖。在Intel以前所做的解釋中，可以知道藉由導(dǎo)入這個(gè)技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。
更重要的是，藉由這個(gè)方法可以增加Gate端和下層的接觸面積。在傳統(tǒng)的做法中（左上圖），接觸面只有一個(gè)平面，但是采用FinFET（Tri-Gate）這個(gè)技術(shù)后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓Source-Drain端變得更小，對(duì)縮小尺寸有相當(dāng)大的幫助。
最后，則是為什么會(huì)有人說各大廠進(jìn)入10納米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn)，主因是1顆原子的大小大約為0.1納米，在10納米的情況下，一條線只有不到100顆原子，在制作上相當(dāng)困難，而且只要有一個(gè)原子的缺陷，像是在制作過程中有原子掉出或是有雜質(zhì)，就會(huì)產(chǎn)生不知名的現(xiàn)象，影響產(chǎn)品的良率。
如果無法想像這個(gè)難度，可以做個(gè)小實(shí)驗(yàn)。在桌上用100個(gè)小珠子排成一個(gè)10×10的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，最后使他形成一個(gè)10×5的長方形。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個(gè)目標(biāo)究竟是多么艱鉅。
隨著技術(shù)的成熟，臺(tái)積電與三星正在加快14與16納米FinFET的量產(chǎn)進(jìn)程，兩者勢必會(huì)在近期內(nèi)爭奪蘋果iPhone手機(jī)芯片的代工，兩家企業(yè)的良性競爭勢必會(huì)為消費(fèi)者們帶來更加省電的同時(shí)功能性更佳的產(chǎn)品，希望今后的市場上多一些這樣的良性競爭。
